【技术实现步骤摘要】
半导体结构的互连方法与半导体结构
本公开涉及集成电路制造
，具体而言，涉及一种半导体结构的互连方法与半导体结构。
技术介绍
在集成电路制造过程中，对多个芯片进行堆叠并建立机械连接和电连接是减小集成电路体积的重要方法。现行的做法通常先对需要堆叠的各芯片制作TSV(ThroughSiliconVias，硅通孔)，然后形成每个TSV的凸点(Micro-Bump)，最后使用片对片或片对晶圆的方式进行定位键合，利用各凸点和TSV实现上层芯片和下层芯片的电连接。首先，在片对片或片对晶圆的键合过程中，效率低导致成本高。另外，需要预先对各芯片制作TSV，并制作凸点，在键合过程中定位失误、连接失误的风险较大，容易导致上下层芯片之间的电连接通路断开，造成良品率下降。因此，需要一种能够克服上述问题的芯片间电连接解决方案。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本公开的目的在于提供一种用于半...
【技术保护点】
1.一种半导体结构的互连方法，其特征在于，包括：/n提供堆叠结构，所述堆叠结构包括多层键合的晶圆或芯片，每层所述晶圆或芯片包括衬底和布线层，所述布线层包括多条金属导线；/n形成硅通孔于所述堆叠结构，所述硅通孔与第一数量条所述金属导线相连接；/n对与所述硅通孔相连接的第二数量条所述金属导线进行绝缘处理，所述第二数量小于所述第一数量；/n填充导电材料于所述硅通孔。/n
【技术特征摘要】
1.一种半导体结构的互连方法，其特征在于，包括：
提供堆叠结构，所述堆叠结构包括多层键合的晶圆或芯片，每层所述晶圆或芯片包括衬底和布线层，所述布线层包括多条金属导线；
形成硅通孔于所述堆叠结构，所述硅通孔与第一数量条所述金属导线相连接；
对与所述硅通孔相连接的第二数量条所述金属导线进行绝缘处理，所述第二数量小于所述第一数量；
填充导电材料于所述硅通孔。
2.如权利要求1所述的互连方法，其特征在于，所述形成硅通孔于所述堆叠结构包括：
对所述堆叠结构垂直制作具有第一直径和长度为L1n的m个第一盲孔H1n，每个所述第一盲孔在每层所述晶圆或芯片中的穿透位置位于所述金属导线之间，且所述第一直径小于所述金属导线的间距，L1n小于所述堆叠结构的高度L0，其中，n为序号；
在所述第一盲孔H1n的上部蚀刻具有第二直径和长度为L2n的第二盲孔H2n，所述第二盲孔的侧壁露出第一数量条所述金属导线的端面；
填充掩模材料于所述第二盲孔。
3.如权利要求2所述的互连方法，其特征在于，所述对与所述硅通孔相连接的第二数量条所述金属导线进行绝缘处理包括：
在所述第二盲孔H2n的上部蚀刻具有所述第二直径和长度为L3n的第三盲孔H3n，所述第三盲孔的侧壁露出第二数量条所述金属导线的端面；
对所述第三盲孔中金属导线的端面进行绝缘处理。
4.如权利要求2所述的互连方法，其特征在于，所述在所述第一盲孔H1n的上部制作具有第二直径和长度为L2n的第二盲孔H2n包括：
对所述m个第一盲孔的内部和所述堆叠结构的上表面涂覆掩模材料；
对所述m个第一盲孔上部的掩模进行干刻蚀以在第一盲孔H1n中从上至下去除长度为L2n的掩模；
在所述第一盲孔H1n中去除掩模的部位制作具有所述第二直径和长度为L2n的第二盲孔H2n，使所述第二盲孔的侧壁露出所述金属导线的端面。
5.如权利要求4所述的互连方法，其特征在于，所述对所述m个第一盲孔上部的掩模进行干刻蚀以在所述第一盲孔H1n中从上至下去除长度为L2n的掩模包括重复以下步骤的操作：
通过光刻制程在所述第一盲孔H1n正对的堆叠结构上表面去除宽度为L3的掩模；
通过干式剥离制程在所述第一盲孔H1n中从上之下去除长度为L2n的掩模。
6.如权利要求4所述的互连方法，其特征在于，所述在所述第一盲孔H1n中去除掩模的部位制作具...
【专利技术属性】
技术研发人员：吴秉桓，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。