半导体装置及半导体封装制造方法及图纸

本发明专利技术提供一种半导体封装以及半导体装置。一种半导体封装包括第一半导体芯片以及堆叠在第一半导体芯片上的第二半导体芯片。第一半导体芯片包括：衬底，具有第一通孔孔洞；绝缘间层，形成在衬底上且在绝缘间层的外表面中具有第一键合焊盘、以及连接到第一通孔孔洞且暴露出第一键合焊盘的第二通孔孔洞；以及插塞结构，在第一通孔孔洞及第二通孔孔洞内被形成为连接到第一键合焊盘。第二半导体芯片包括第二键合焊盘，第二键合焊盘键合到从第一半导体芯片的衬底的表面暴露出的插塞结构。

Semiconductor device and semiconductor package

【技术实现步骤摘要】
半导体装置及半导体封装[优先权声明]本申请主张在2018年9月21日在韩国知识产权局提出申请的韩国专利申请第10-2018-0144338号的优先权，所述韩国专利申请的公开内容全文并入本申请供参考。
本专利技术的示例性实施例涉及一种半导体封装以及一种制造半导体封装的方法，更具体来说，涉及一种包括通过晶片到晶片键合而键合到彼此的半导体装置的半导体封装以及一种制造所述半导体封装的方法。
技术介绍
可通过后通孔方案(vialastscheme)制造多芯片封装。然而，当在形成绝缘间层之后形成硅通孔(throughsiliconvia，TSV)时，TSV可着落在绝缘间层的金属布线(M1金属)上，从而因化学机械平坦化(chemicalmechanicalplanarization，CMP)工艺中的总厚度变化(totalthicknessvariation，TTV)而引起铜(Cu)穿通(punch-through)。
技术实现思路
示例性实施例提供一种能够为硅通孔(TSV)提供工艺裕度的半导体装置。r>示例性实施例提供本文档来自技高网...

【技术保护点】
1.一种半导体封装，包括：/n第一半导体芯片，包括：/n衬底，具有第一通孔孔洞；/n绝缘间层，形成在所述衬底上，且所述绝缘间层包括位于所述绝缘间层的外表面中的第一键合焊盘、以及连接到所述第一通孔孔洞且暴露出所述第一键合焊盘的第二通孔孔洞；以及/n插塞结构，形成在所述第一通孔孔洞及所述第二通孔孔洞内，且所述插塞结构接触所述第一键合焊盘；以及/n第二半导体芯片，堆叠在所述第一半导体芯片上，且包括第二键合焊盘，所述第二键合焊盘键合到从所述第一半导体芯片的所述衬底的表面暴露出的所述插塞结构。/n

【技术特征摘要】
20181121 KR 10-2018-01443381.一种半导体封装，包括：
第一半导体芯片，包括：
衬底，具有第一通孔孔洞；
绝缘间层，形成在所述衬底上，且所述绝缘间层包括位于所述绝缘间层的外表面中的第一键合焊盘、以及连接到所述第一通孔孔洞且暴露出所述第一键合焊盘的第二通孔孔洞；以及
插塞结构，形成在所述第一通孔孔洞及所述第二通孔孔洞内，且所述插塞结构接触所述第一键合焊盘；以及
第二半导体芯片，堆叠在所述第一半导体芯片上，且包括第二键合焊盘，所述第二键合焊盘键合到从所述第一半导体芯片的所述衬底的表面暴露出的所述插塞结构。


2.根据权利要求1所述的半导体封装，其中所述绝缘间层包括多个堆叠的绝缘层，
其中在所述堆叠的绝缘层中的至少一个绝缘层中设置有金属布线，且所述金属布线接触所述第一键合焊盘。


3.根据权利要求2所述的半导体封装，其中所述金属布线不接触所述插塞结构。


4.根据权利要求2所述的半导体封装，其中所述第一键合焊盘的厚度大于所述金属布线的厚度。


5.根据权利要求2所述的半导体封装，其中所述第一键合焊盘设置在所述绝缘间层的最外绝缘层中。


6.根据权利要求1所述的半导体封装，其中所述插塞结构包括：
障壁图案，位于所述第一通孔孔洞的内表面及所述第二通孔孔洞的内表面上；以及
导电图案，位于所述障壁图案上，以填充所述第一通孔孔洞及所述第二通孔孔洞。


7.根据权利要求6所述的半导体封装，其中所述障壁图案夹置在所述插塞结构的所述导电图案与所述第一键合焊盘之间。


8.根据权利要求1所述的半导体封装，其中所述插塞结构与所述第二键合焊盘包含键合到彼此的同一种金属材料。


9.根据权利要求1所述的半导体封装，其中所述第二半导体芯片包括：
衬底，具有第三通孔孔洞；
绝缘间层，形成在所述衬底上，且包括位于所述绝缘间层的外表面中的所述第二键合焊盘、以及连接到所述第三通孔孔洞且暴露出所述第二键合焊盘的第四通孔孔洞；以及
插塞结构，形成在所述第三通孔孔洞及所述第四通孔孔洞内，且接触所述第二键合焊盘。


10.根据权利要求9所述的半导体封装，其中，在所述第一半导体芯片的所述绝缘间层及所述第二半导体芯片的所述绝缘间层中的每一者中，设置有电连接到彼此的电路图案与金属布线，
其中所述第一半导体芯片的所述金属布线接触所述第一键合焊盘，且所述第二半导体芯片的所述金属布线接触所述第二键合焊盘，且
其中所述第一半导体芯片的所述插塞结构不接触所述第一半导体芯片的所述金属布线，且所述第二半导体芯片的所述插塞结构不接触所述第二半导体芯片的所述金属布线。


11.一种半导体封装，包括：
第一半导体芯片，包括：
衬底，具有彼此相对的第一表面与第二表面；
绝缘间层，形成在所述衬底的所述第一表面上以使设置在所述绝缘间层中的金属布线绝缘，且所述绝缘间层具有最外绝缘层，在所述最外绝缘层中设置有第一键合焊盘；以及
插塞结构，穿透过所述衬底及所述绝缘间层以延伸到所述第一键合焊盘；以及
第二半导体芯片，堆叠在所述第一半导体芯片上，且所述第二半导体芯片包括第二键合焊盘，所述第二键合焊盘键合到从所述第一半导体芯片的所述衬底的所述第二表面暴露出的所述插塞结构。


12.根据权利要求...

【专利技术属性】
技术研发人员：李学承，文光辰，金泰成，李大硕，林东灿，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR