集成电路封装体的制造方法技术

本发明专利技术的实施例涉及集成电路封装体的制造方法。根据本发明专利技术一实施例的方法包含：提供载板；在载板上形成涂层，涂层可粘结在载板上；提供经塑封的集成电路封装体，集成电路封装体的引脚底面上覆盖有胶材层；将集成电路封装体安装在载板上，其中胶材层与涂层粘结在一起；在集成电路封装体的暴露表面上形成金属屏蔽层；自胶材层上移除涂层及载板；以及自集成电路封装体的引脚底面上移除胶材层从而形成单独的具有金属屏蔽层的集成电路封装体。与现有技术相比，本发明专利技术的实施例达到了去除金属毛刺/金属碎屑的目的，提高了集成电路封装体的质量和可靠性，同时可避免残留的金属毛刺/金属碎屑给后续电子产品的组装带来短路的风险。

Manufacturing method of IC package

【技术实现步骤摘要】
集成电路封装体的制造方法
本专利技术大体上涉及半导体领域，更具体地，涉及集成电路封装体的制造方法。
技术介绍
电磁波干扰(EMI)是集成电路系统中常见的干扰，其影响着电子产品内部集成电路封装体的电气性能。目前克服EMI通常的做法是：通过在集成电路封装体的塑封外壳上溅镀金属屏蔽层来减少EMI。具体而言：将切割后的单个集成电路封装体平铺放置在带有双面胶材的载板上，载板带着该集成电路封装体经过等离子溅射腔室，经由真空溅射使得在该集成电路封装体的塑封外壳上形成一金属屏蔽层，并使金属屏蔽层与集成电路封装体的接地引脚连接，以此达到减少EMI的目的。由于集成电路封装体与双面胶材垂直相交的侧壁上的金属屏蔽层的沉积速度远远大于其它部分，因此在将该具有金属屏蔽层的集成电路封装体从带有双面胶材的载板上剥离时会在集成电路封装体的表面形成金属毛刺/金属碎屑。这些金属毛刺/金属碎屑主要是该侧壁的位置处撕扯出来的自金属屏蔽层的部分金属，并会给后续的电子产品组装和使用带来了潜在的短路风险。虽然可以通过使用毛刷等方式对金属毛刺进行清洁，但是这种清洁效果较差，无法将金属毛刺/金属碎屑彻底清除干净。因此，现有的集成电路封装体的制造工艺需进一步改进。
技术实现思路
本专利技术的目的之一在于提供一种集成电路封装体的制造方法，其对集成电路封装体的溅镀工艺进行了改进，可在封装工艺中达到去除金属毛刺/金属碎屑的目的。根据本专利技术的一实施例的集成电路封装体的制造方法包含：提供载板；在载板上形成涂层，涂层可粘结在载板上；提供经塑封的集成电路封装体，集成电路封装体的引脚底面上覆盖有胶材层；将集成电路封装体安装在载板上，其中胶材层与涂层粘结在一起；在集成电路封装体的暴露表面上形成金属屏蔽层；自胶材层上移除涂层及载板；以及自集成电路封装体的引脚底面上移除胶材层从而形成单独的具有金属屏蔽层的集成电路封装体。根据本专利技术的另一实施例，涂层是硅胶涂层。根据本专利技术的又一实施例，胶材层的平面尺寸与引脚底面的平面尺寸实质上相同。根据本专利技术的又一实施例，涂层经加热固化而固定在载板上。根据本专利技术的又一实施例，涂层与胶材层之间的粘力小于胶材层与集成电路封装体的引脚底面之间的粘力。根据本专利技术的又一实施例，金属屏蔽层的材料是铜、不锈钢、钛或铁。根据本专利技术的又一实施例，通过在真空环境下对所述集成电路封装体进行溅镀工艺形成所述金属屏蔽层。与现有技术相比，本专利技术一实施例提供的集成电路封装体的制造方法，通过在集成电路封装体的表面预贴胶膜，将产品贴装到带有涂层的载板上并完成溅镀工艺，金属毛刺/金属碎屑即可随胶膜一同卸下，如此达到了去除金属毛刺/金属碎屑的目的，提高了集成电路封装体的质量和可靠性，同时可避免残留的金属毛刺/金属碎屑给后续电子产品的组装带来短路的风险。附图说明图1为根据本专利技术一实施例的具有金属层的集成电路封装体示意图图2-6为根据本专利技术一实施例的如图1所示的集成电路封装体的制造方法具体实施方式以下内容是本专利技术的具体实施方式的详细说明，这些具体实施方式可参考相对应的附图，以使这些附图构成实施方式的一部分。同时也通过说明，公开本专利技术可据以施行的方式。这些实施例的说明己包含足够的细节，使本
的技术人员可据以实施本专利技术。其它实施例也可被加以施行，且对于其结构上所做的改变仍属本专利技术所涵盖的范围。因此，下文的细节描述将不被视为一种限定，且本专利技术所涵盖的范畴仅被所附的权利要求以及其同意义的涵盖范围。本专利技术的一或多个实施例将参考附图描述，其中相同元件符号用来表示相同元件，且其中描述的结构未必按比例所绘制。为更好的理解本专利技术的精神，以下结合本专利技术的部分优选实施例对其作进一步说明。图1为根据本专利技术一实施例的具有金属层的集成电路封装体100示意图。如图1所示，集成电路封装体100具有引脚部10以及塑封部12。塑封部12的内部塑封有半导体芯片以及导线框架等(未示出)。在引脚部10以及塑封部12的外部还具有金属层14，该金属层14覆盖了集成电路封装体100的暴露的表面，并使得金属层14与集成电路封装体100的接地引脚(未示出)相连，从而起到了屏蔽来自外部干扰信号的作用。在本实施例中，该金属层14覆盖了除集成电路封装体100的引脚部10的底面16以外的所有表面。而且根据本专利技术一实施例的具有金属层14的集成电路封装体100，其侧壁18上(尤其是包覆引脚部10的金属层14的位置处)实质上没有金属毛刺/金属碎屑，有效避免了金属毛刺/金属碎屑残留给后续工艺带来的短路的风险。而这一优点可通过图2-6所示的根据本专利技术的一实施例的集成电路封装体的制造方法直接得到。当然，图2到图6所示的根据本专利技术的一实施例的集成电路封装体的制造方法还可用于制造除如图1所示的集成电路封装体100之外的其它集成电路封装体100。如图2所示，首先提供一载板20，其可用于在后续工艺步骤中承载集成电路封装体100。可在载板20上形成一涂层22。在本专利技术的一实施例中，涂层22可以是玻璃胶或硅胶等，相应的可以粘结的方式设置于载板20上。接着，对该涂层22进行加热，使其固化在载板20上。根据本专利技术一实施例，固化后的涂层22的厚度大约为0.1～0.7mm。如图3所示，提供一集成电路封装体100，并在该集成电路封装体100的引脚部10的底面16上粘结一胶材层30。随后，将带有胶材层30的该集成电路封装体100安置在载板20上，并使胶材层30与涂层22粘结在一起。根据本专利技术一实施例，胶材层30的平面尺寸与集成电路封装体100的引脚部10的底面16的平面尺寸实质上相同。根据本专利技术的另一实施例，在涂层22也具有一定的粘力的情况下，涂层202与胶材层30之间的粘力小于胶材层30与集成电路封装体100的引脚部10的底面16之间的粘力。如图4所示，在图3所示的结构的暴露表面上形成金属层14。具体的，该金属层14形成于涂层22的上表面的暴露部分以及集成电路封装体100的暴露部分。在本专利技术一实施例中，可通过溅射工艺形成该金属层14。具体的，将图3所示的结构置于超高真空环境中，通过等离子放电，轰击金属靶材的表面，从而将金属靶材上的金属分子溅射至图3所示的结构的经暴露表面上，以此形成如图4所示的具有金属层14的集成电路封装体100。金属层14部分覆盖了集成电路封装体100的引脚部10的一部分(即，引脚部10的两个侧面)，从而可与集成电路封装体100的接地引脚(未示出)相连，从而起到了屏蔽干扰信号的作用。根据本专利技术一实施例，溅射到图3所示的结构的暴露表面的金属层14，其材料可以是铜、不锈钢、钛或铁，但并不以此为限。如图5所示，自胶材层30上移除涂层22以及载板20。由于涂层22与胶材层30之间的粘力小于胶材层30与集成电路封装体1的引脚部10的底面16之间的粘力，因此在将涂层22以及载板20从胶材层30上移除时，并不会将胶材层30一并从集成电路封装体100的引脚部10的底面16移除。也就是说，在移除涂层22以及载板20后，本文档来自技高网...

【技术保护点】
1.一种集成电路封装体的制造方法，其包含：/n提供载板；/n在所述载板上形成涂层，所述涂层可粘结在所述载板上；/n提供经塑封的集成电路封装体，所述集成电路封装体的引脚底面上覆盖有胶材层；/n将所述集成电路封装体安装在所述载板上，其中所述胶材层与所述涂层粘结在一起；/n在所述集成电路封装体的暴露表面上形成金属屏蔽层；/n自所述胶材层上移除所述涂层及所述载板；以及/n自所述集成电路封装体的引脚底面上移除所述胶材层从而形成单独的具有金属屏蔽层的集成电路封装体。/n

【技术特征摘要】
1.一种集成电路封装体的制造方法，其包含：
提供载板；
在所述载板上形成涂层，所述涂层可粘结在所述载板上；
提供经塑封的集成电路封装体，所述集成电路封装体的引脚底面上覆盖有胶材层；
将所述集成电路封装体安装在所述载板上，其中所述胶材层与所述涂层粘结在一起；
在所述集成电路封装体的暴露表面上形成金属屏蔽层；
自所述胶材层上移除所述涂层及所述载板；以及
自所述集成电路封装体的引脚底面上移除所述胶材层从而形成单独的具有金属屏蔽层的集成电路封装体。


2.根据权利要求1所述的集成电路封装体的制造方法，其中所述涂层是硅胶涂层。


3.根据权利要求1所述的集...

【专利技术属性】
技术研发人员：郭桂冠，林子翔，王政尧，
申请(专利权)人：苏州日月新半导体有限公司，
类型：发明
国别省市：江苏;32