半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，包括衬底、衬底内的漂移区以及衬底上的栅极材料层；在栅极材料层上形成第一图形层，以第一图形层为掩膜刻蚀栅极材料层，形成露出衬底表面的第一开口；以第一图形层为掩膜，对第一开口露出的衬底进行离子掺杂处理，在漂移区内形成初始体区；去除第一图形层；形成位于第一开口和栅极材料层上的第二图形层，以第二图形层为掩膜刻蚀栅极材料层，形成栅极层以及位于栅极层之间且露出衬底表面的第二开口；去除第二图形层；进行退火处理，使初始体区内的掺杂离子扩散至初始体区相邻栅极层底部的部分漂移区内形成体区。本发明专利技术实施例能够增大形成初始体区的工艺窗口、降低工艺难度、提高工艺稳定性。

Semiconductor structure and its formation method

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体行业的迅猛发展，功率集成电路(powerintegratedcircuit，PIC)不断在多个领域中使用，如电机控制、平板显示驱动控制、电脑外设的驱动控制等等，PIC电路中所使用的功率器件中，双扩散金属氧化物半导体场效应管(doublediffusedMOSFET，DMOS)具有工作电压高、工艺简单、易于同低压互补金属氧化物半导体(complementarymetaloxidesemiconductor，CMOS)电路在工艺上兼容等特点而受到广泛关注。DMOS主要包括垂直双扩散金属氧化物半导体场效应晶体管(verticaldoublediffusedMOSFET，简称VDMOS)和横向双扩散金属氧化物半导体场效应晶体管(lateraldoublediffusedMOSFET，简称LDMOS)。其中，LDMOS由于更容易与CMOS工艺兼容且能承受较高的击穿电压而在业内被广泛地采用。在LDMOS中，沟道长度由体区在栅极结构底部衬底内的扩散距离决定，因此，形成体区的工艺是影响LDMOS器件电学性能的一个关键因素。
技术实现思路
本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，增大形成所述半导体结构的工艺窗口、降低了工艺难度。为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、位于所述衬底内的漂移区以及位于所述衬底上的栅极材料层；在所述栅极材料层上形成第一图形层，以所述第一图形层为掩膜，刻蚀所述栅极材料层，在所述栅极材料层内形成第一开口，所述第一开口露出所述衬底表面；以所述第一图形层为掩膜，对所述第一开口露出的衬底进行离子掺杂处理，在所述漂移区内形成初始体区；形成初始体区后，去除所述第一图形层；形成位于第一开口以及位于所述栅极材料层上的第二图形层，以所述第二图形层为掩膜，刻蚀所述栅极材料层，形成栅极层以及位于所述栅极层之间的第二开口，所述第二开口露出所述衬底表面；形成栅极层和第二开口后，去除所述第二图形层；进行退火处理，使所述初始体区内的掺杂离子扩散至所述初始体区相邻栅极层底部的部分漂移区内，形成体区。可选的，所述第一图形层的材料为光刻胶。可选的，在所述栅极材料层上形成第一图形层的工艺包括旋涂工艺。可选的，去除所述第一图形层的工艺为灰化工艺或湿法去胶工艺。可选的，形成体区后，所述形成方法还包括：在所述第一开口露出的体区内形成源区，在所述第二开口露出的漂移区内形成漏区。可选的，所述离子掺杂处理和漂移区内的掺杂离子类型不同，所述源区和漏区内的掺杂离子与所述漂移区内的掺杂离子类型相同。可选的，所述离子掺杂处理的掺杂离子为N型离子，所述漂移区内的掺杂离子为P型离子；或者，所述离子掺杂处理的掺杂离子为P型离子，所述漂移区内的掺杂离子为N型离子。可选的，形成所述源区和漏区的工艺包括离子注入工艺。可选的，在所述栅极材料层内形成第一开口的步骤包括：以所述第一图形层为掩膜，采用干法刻蚀工艺，刻蚀所述栅极材料层，在所述栅极材料层内形成第一开口。可选的，所述离子掺杂处理采用的工艺为离子注入工艺。可选的，所述退火处理为炉管退火工艺或快速热退火工艺。可选的，所述第二图形层的材料为光刻胶。可选的，形成第二图形层的工艺包括旋涂工艺。可选的，去除所述第二图形层的工艺为灰化工艺或湿法去胶工艺。相应的，本专利技术实施例还提供一种半导体结构，包括：衬底；漂移区，位于所述衬底内；初始体区，位于漂移区内；栅极材料层，位于所述衬底上，所述栅极材料层中形成有露出所述初始体区的第一开口；第一图形层，位于所述栅极材料层上，且所述第一图形层中具有开口图形，所述开口图形与所述第一开口的位置相对应，且所述开口图形的侧壁与所述第一开口的侧壁齐平。可选的，所述漂移区和初始体区内的掺杂离子类型不同。可选的，所述初始体区内的掺杂离子为N型离子，所述漂移区内的掺杂离子为P型离子；或者，所述初始体区内的掺杂离子为P型离子，所述漂移区内的掺杂离子为N型离子。可选的，所述第一图形层的材料为光刻胶。与现有技术相比，本专利技术实施例的技术方案具有以下优点：本专利技术实施例以所述第一图形层为掩膜以刻蚀所述栅极材料层并且以所述第一图形层为掩膜，对所述第一开口露出的衬底进行离子掺杂处理以形成初始体区，与形成栅极层以及位于栅极层之间的第一开口和第二开口后，形成位于第二开口以及位于栅极层上的第二图形层并以所述第二图形层为掩膜对所述第一开口露出的衬底进行离子掺杂处理以形成初始体区的方案相比，本专利技术实施例避免了在第一开口上形成第二图形层的过程中，所述第二图形层难以与第一开口的侧壁对准而产生偏移的问题，使所述初始体区的形成区域仅由所述第一图形层决定，不仅增大了工艺窗口、降低了工艺难度、提高了工艺稳定性，而且有利于将离子掺杂到预设区域内并且避免了将离子掺杂到栅极层内的问题，进而提升了半导体结构的稳定性以及电学性能。附图说明图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图；图6至图13是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图；图14是本专利技术半导体结构一实施例的结构示意图。具体实施方式目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。参考图1至图5，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。参考图1，提供基底，所述基底包括衬底1、位于所述衬底1内的漂移区2以及位于所述衬底1上的栅极材料层3。参考图2，在所述栅极材料层3上形成第一图形层4，以所述第一图形层4为掩膜，刻蚀所述栅极材料层3，形成栅极层5、以及位于所述栅极层5之间的第一开口6和第二开口7，所述第一开口6和第二开口7露出所述衬底2表面。参考图3，去除所述第一图形层4；形成位于所述第二开口7以及所述栅极层5上的第二图形层8，所述第二图形层8中具有开口图形9；以所述第二图形层8为掩膜，对所述第一开口6露出的衬底1内进行离子掺杂处理10，在所述衬底1内形成初始体区11。参考图4，形成初始体区11后，去除所述第二图形层8；进行退火处理，使所述初始体区11内的掺杂离子扩散至所述初始体区11相邻的栅极层5底部的部分漂移区2内，形成体区12。参考图5，形成体区12后，对所述第一开口6和第二开口7露出的衬底1进行第二离子掺杂处理，分别在所述第一开口6露出的体区12内形成源区13，在所述第二开口7露出的漂移区2内形成漏区14。所述半导体结构的形成方法中，形成所述栅极层5、以及位于所述栅极层5之间的第一开口6和第二开口7之后，形成所述第二图形层8。在形成所述第二图形层8的过程中，所述第二图形层8中的开口图形9难以与所述第一开口6相对应，具体地说，所述开口图形9的侧壁难以与所本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底包括衬底、位于所述衬底内的漂移区以及位于所述衬底上的栅极材料层；/n在所述栅极材料层上形成第一图形层，以所述第一图形层为掩膜，刻蚀所述栅极材料层，在所述栅极材料层内形成第一开口，所述第一开口露出所述衬底表面；/n以所述第一图形层为掩膜，对所述第一开口露出的衬底进行离子掺杂处理，在所述漂移区内形成初始体区；/n形成初始体区后，去除所述第一图形层；/n形成位于第一开口以及位于所述栅极材料层上的第二图形层，以所述第二图形层为掩膜，刻蚀所述栅极材料层，形成栅极层以及位于所述栅极层之间的第二开口，所述第二开口露出所述衬底表面；/n形成栅极层和第二开口后，去除所述第二图形层；/n进行退火处理，使所述初始体区内的掺杂离子扩散至所述初始体区相邻栅极层底部的部分漂移区内，形成体区。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底、位于所述衬底内的漂移区以及位于所述衬底上的栅极材料层；
在所述栅极材料层上形成第一图形层，以所述第一图形层为掩膜，刻蚀所述栅极材料层，在所述栅极材料层内形成第一开口，所述第一开口露出所述衬底表面；
以所述第一图形层为掩膜，对所述第一开口露出的衬底进行离子掺杂处理，在所述漂移区内形成初始体区；
形成初始体区后，去除所述第一图形层；
形成位于第一开口以及位于所述栅极材料层上的第二图形层，以所述第二图形层为掩膜，刻蚀所述栅极材料层，形成栅极层以及位于所述栅极层之间的第二开口，所述第二开口露出所述衬底表面；
形成栅极层和第二开口后，去除所述第二图形层；
进行退火处理，使所述初始体区内的掺杂离子扩散至所述初始体区相邻栅极层底部的部分漂移区内，形成体区。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一图形层的材料为光刻胶。


3.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述栅极材料层上形成第一图形层的工艺包括旋涂工艺。


4.如权利要求2所述的半导体结构的形成方法，其特征在于，去除所述第一图形层的工艺为灰化工艺或湿法去胶工艺。


5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成体区后，所述形成方法还包括：在所述第一开口露出的体区内形成源区，在所述第二开口露出的漂移区内形成漏区。


6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述离子掺杂处理和漂移区内的掺杂离子类型不同，所述源区和漏区内的掺杂离子与所述漂移区内的掺杂离子类型相同。


7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述离子掺杂处理的掺杂离子为N型离子，所述漂移区内的掺杂离子为P型离子；或者，所述离子掺杂处理的掺杂离子为P型离子，所述漂移区内的掺杂离子为N型离子。

<...

【专利技术属性】
技术研发人员：夏泽坤，王远，
申请(专利权)人：中芯国际集成电路制造天津有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：天津;12