一种SiC基MOS器件的制作方法技术

本发明专利技术提供一种SiC基MOS器件的制备方法，整个流程仅使用了5次光刻，大幅降低了器件成本。其中由于有第一掩膜层的存在，因此器件表面始终有台阶存在，不需要额外增加光刻对准层，成本降低；此外，沟道区宽度并不是由光刻定义，而是由刻蚀定义，准确度更高，器件参数一致性好；通过在栅极下方引入第一掩膜层台阶，使得栅极可以准确覆盖到器件沟道上，避免光刻工艺波动对栅极的影响。器件工艺窗口大，更易量产。本发明专利技术通过优化制作工艺和流程，解决背景技术中的问题，提升器件性能和降低生产成本。

A fabrication method of SiC Based MOS devices

【技术实现步骤摘要】
一种SiC基MOS器件的制作方法
本专利技术属于半导体芯片制造工艺
,具体为一种SiC基MOS器件的制作方法。
技术介绍
半导体功率器件是电力电子系统进行能量控制和转换的基本电子元器件，电力电子技术的不断发展为半导体功率开拓了广泛的应用领域，而半导体功率器件的可控制特性决定了电力电子系统的效率，体积和重量，第一只工业用普通晶闸管是1957年由美国通用电气(GE)公司研制的,它标志着现代电力电子技术的诞生,从此以功率变换器为核心的电力电子变换装置几乎应用于现代工业的各个领域。以碳化硅(SiC)和氮化镓(GaN)等为代表的宽禁带半导体材料，亦称下一代半导体材料，以其优异的材料特性引起了科研人员的注意。碳化硅材料是第三代半导体材料的典型代表，也是目前晶体生长技术和器件制造水平最成熟、应用最广泛的宽禁带半导体材料之一。其相比于硅材料具有较大的禁带宽度，较高的热导率，较高的电子饱和漂移速度以及10倍于硅材料的临界击穿电场，使其在高温、高频、大功率、抗辐射应用场合下成为十分理想的半导体材料。由于碳化硅功率器件可显著降低电子设备的能耗，故碳化硅功率器件享有“带动新能源革命的绿色能源器件”的美名。目前SiC基MOS器件的工艺流程主要有以下问题：1、光刻层数过多，整个流程包括了对准层，P-层，N+层，P+层，Poly层，CT层，MT层共7层光刻，成本过高；2，沟道尺寸是由光刻定义的(P-体区与N+源区光刻版横向尺寸之差)，受光刻影响较大，器件开启电压稳定性差；3，由于SiC材料的特殊性，各个结是通过注入逐层形成的，由于结的退火温度过高(典型值1600°)，因此结必须形成于栅氧之前，防止栅氧受到高温影响。这就与传统Si基VDMOS不同，体区及源区的制作为非自对准工艺。当多晶栅极光刻由于工艺波动产生偏移时，可能会导致栅极未完全覆盖沟道，导致器件失效，或者参数偏移等问题。
技术实现思路
针对上述问题，本专利技术提出一种SiC基MOS器件的制作方法，包括以下制备步骤：S1.在SiC外延片上方直接生长注入第一掩膜层、第二掩膜层，所述第一掩膜层、第二掩膜层总厚度大于1um；S2.在第一掩膜层、第二掩膜层上表面两端刻蚀，然后在上述刻蚀垂直方向做SiC层光刻，注入离子，形成P-体区；由于SiC材料的特殊性，注入离子很难通过热驱入向体内扩散，因此，通过多次不同能量的分层注入，形成一定深度的P-体区。S3.在P-体区及台面上表面淀积第三掩膜层，第三掩膜层厚度与器件S4.在P-体区上方第三掩膜层外壁内侧区域以及台面上表面做表面回刻，暴露出P-体区表面；在所述P-体区表面注入离子，形成N+结，所述N+宽度为相对面两侧第三掩膜层外壁内侧之间的距离；采用湿法工艺选择性去除第二掩膜层、第三掩膜层；在N+结上表面中心部分区域外侧以及台面表面沉积第四掩膜层；并完成P+层的光刻，刻蚀，注入离子；由于表面存在第一掩膜层的台阶，因此P+光刻可以直接对准；P-体区与N+源区横向的结深差，这个差就是沟道，沟道宽度与器件参数设计有关，没有固定值，通常在0.5-1.5微米范围内。S5.采用湿法工艺去除第四掩膜层，对上述三次离子注入做高温激活；并在P-体区上方沉积氧化硅层，其高度与第一掩膜层持平；S6.采用湿法工艺去除第一掩膜层，选择性去除表面氧化硅层，并暴露出N+结上方边缘部分；栅极形成前，第一掩膜层是已经去除了，但是第一掩膜层之间的氧化硅，宽度完全是由第一掩膜层决定的。也就是说，第一掩膜层直接决定了栅极的位置。S7.在器件上表面通过热氧化形成栅极氧化层，并淀积多晶硅层栅极；在氧化硅层上方做栅极氧化层及多晶硅的光刻、刻蚀；然后在器件表面继续淀积一层介质层(低介电常数材料层)；并在P+边缘上方内侧完成介质层的光刻，刻蚀，形成接触孔；S8.做正面金属层淀积，及正面金属层的光刻及刻蚀，形成源极；在背面SiC衬底的减薄和背金，在背面形成器件漏极，至此完成器件制作。优选地，所述第一掩膜层为耐高温材料为：氧化镁、氧化铝；厚度为3000-4000埃；所述第二掩膜层材料为：氮化硅，氧化硅，厚度为氮化硅厚度为7000-8000埃。优选地，所述第三掩膜层、第四掩膜层材料为：氮化硅，氧化硅。优选地，所述高温激活，激活温度为1500-1700℃。由上述方法制备的一种SiC基MOS器件，器件自下到上一次为背面金属层，SiC衬底，SiC外延，P-体区，绝缘层，金属层。所述绝缘层包括：栅极氧化层、多晶硅层、介质层、氧化硅层。优选地，所述P-体区在水平方向上，平行间隔镶嵌在SiC外延层上方，N+结上方为氧化硅层，N+结上方区域不完全被氧化硅层覆盖。优选地，所述P-体区包括：由离子注入形成的P+层，及P+层上方由离子注入形成的N+结，P-体区与N+源区横向的结深差所形成的沟道。优选地，所述P-体区垂直方向上方为氧化硅层、介质层，金属层穿过氧化硅层，介质层，N+结与P+层连接。优选地，SiC外延层上方栅极氧化层、多晶硅层临近P区上方垂直方向边缘带有台阶。采用本专利技术提供的一种SiC基MOS器件的制备方法有以下有益效果：1，整个流程仅使用了5次光刻，大幅降低了器件成本。其中由于有第一掩膜层的存在，因此器件表面始终有台阶存在，不需要额外增加光刻对准层，成本降低。2，沟道区宽度并不是由光刻定义，而是由刻蚀定义，准确度更高，器件参数一致性好。3，通过在栅极下方引入第一掩膜层台阶，使得栅极可以准确覆盖到器件沟道上，避免光刻工艺波动对栅极的影响。器件工艺窗口大，更易量产。附图说明图1为在一个优选的实施方案中生长第一掩膜层，第二掩膜层工艺示意图；图2为在一个优选的实施方案中P-体区的光刻工艺示意图；图3为在一个优选的实施方案中生长第三掩膜层工艺示意图；图4为在一个优选的实施方案中刻蚀第三掩膜层示意图；图5为在一个优选的实施方案中N+结形成工艺示意图；图6为在一个优选的实施方案中去除除第一掩膜层外其他掩膜工艺示意图；图7为在一个优选的实施方案中第四掩膜层及P+层形成工艺示意图；图8为在一个优选的实施方案中第四掩膜层去除工艺示意图；图9为在一个优选的实施方案中乘积氧化层工艺示意图；图10为在一个优选的实施方案中去除第一掩膜层工艺示意图；图11为在一个优选的实施方案中表面处理氧化硅工艺示意图；图12为在一个优选的实施方案中形成栅极氧化层，并淀积多晶硅栅极工艺示意图；图13为在一个优选的实施方案中多晶硅的光刻及刻蚀工艺示意图；图14为在一个优选的实施方案中完成器件正面金属电极及背面金属电极工艺示意图。图中：1.第一掩膜层，2.第二掩膜层，3.P-体区，4.第三掩膜层，5.N+结，6.沟道，7.第四掩膜层，8.氧化硅层，9.栅极氧化层，10.多晶硅层，11.SiC外延，12.SiC衬底。具体实施方式下面结合本专利技术实施例中的附图本文档来自技高网...

【技术保护点】
1.一种SiC基MOS器件的制备方法，其特征在于，包括以下制备步骤：/nS1.在SiC外延片上方直接生长注入第一掩膜层、第二掩膜层；/nS2.在第一掩膜层、第二掩膜层上表面两端刻蚀，然后在上述刻蚀垂直方向做SiC层光刻，注入离子，形成P-体区；/nS3.在所述P-体区及台面上表面淀积第三掩膜层，所述第三掩膜层厚度与器件沟道宽度保持一致；/nS4.在所述P-体区上方第三掩膜层外壁内侧区域以及台面上表面做表面回刻，暴露出P-体区表面；在所述P-体区表面注入离子，形成N+结，所述N+宽度为相对面两侧第三掩膜层外壁内侧之间的距离；选择性去除第二掩膜层、第三掩膜层；在N+结上表面中心部分区域外侧以及台面表面沉积第四掩膜层；并完成P+层的光刻，刻蚀，注入离子；/nS5.选择性去除第四掩膜层，对上述三次离子注入做高温激活；并在P-体区上方沉积氧化硅层，其高度与所述第一掩膜层持平；/nS6.选择性去除第一掩膜层，选择性去除表面氧化硅层，并暴露出N+结上方边缘部分；/nS7.在器件上表面通过热氧化形成栅极氧化层，并淀积多晶硅层栅极；在氧化硅层上方做栅极氧化层及多晶硅的光刻、刻蚀；然后在器件表面继续淀积一层介质层；并在P+边缘上方内侧完成介质层的光刻，刻蚀，形成接触孔；/nS8.做正面金属层淀积，及正面金属层的光刻及刻蚀，形成源极；在背面SiC衬底的减薄和背金，在背面形成器件漏极，至此完成器件制作。/n...

【技术特征摘要】
1.一种SiC基MOS器件的制备方法，其特征在于，包括以下制备步骤：
S1.在SiC外延片上方直接生长注入第一掩膜层、第二掩膜层；
S2.在第一掩膜层、第二掩膜层上表面两端刻蚀，然后在上述刻蚀垂直方向做SiC层光刻，注入离子，形成P-体区；
S3.在所述P-体区及台面上表面淀积第三掩膜层，所述第三掩膜层厚度与器件沟道宽度保持一致；
S4.在所述P-体区上方第三掩膜层外壁内侧区域以及台面上表面做表面回刻，暴露出P-体区表面；在所述P-体区表面注入离子，形成N+结，所述N+宽度为相对面两侧第三掩膜层外壁内侧之间的距离；选择性去除第二掩膜层、第三掩膜层；在N+结上表面中心部分区域外侧以及台面表面沉积第四掩膜层；并完成P+层的光刻，刻蚀，注入离子；
S5.选择性去除第四掩膜层，对上述三次离子注入做高温激活；并在P-体区上方沉积氧化硅层，其高度与所述第一掩膜层持平；
S6.选择性去除第一掩膜层，选择性去除表面氧化硅层，并暴露出N+结上方边缘部分；
S7.在器件上表面通过热氧化形成栅极氧化层，并淀积多晶硅层栅极；在氧化硅层上方做栅极氧化层及多晶硅的光刻、刻蚀；然后在器件表面继续淀积一层介质层；并在P+边缘上方内侧完成介质层的光刻，刻蚀，形成接触孔；
S8.做正面金属层淀积，及正面金属层的光刻及刻蚀，形成源极；在背面SiC衬底的减薄和背金，在背面形成器件漏极，至此完成器件制作。


2.如权利要求1所述的制备方法，其特征在于，所述第一掩膜层为耐高温材料为：氧化镁或氧化铝；厚度为3000-4000埃；...

【专利技术属性】
技术研发人员：吴苏州，李晓云，陈俊孚，叶怀宇，张国旗，
申请(专利权)人：深圳第三代半导体研究院，
类型：发明
国别省市：广东;44