沟槽型VDMOS器件及其制造方法技术

技术编号:24253377 阅读:24 留言:0更新日期:2020-05-23 00:33
本发明专利技术供一种沟槽型VDMOS器件的制造方法及其制造方法,该制造方法包括在对具有掩膜的N型外延层形成的第一沟槽进行栅极氧化层、N型多晶硅的沉积处理;采用湿法工艺去除掩膜;形成体区,在N型多晶硅侧面形成掩膜侧墙,并对N型外延层进行第二沟槽刻蚀;在第二沟槽底部沉积形成隔离层,去除掩膜侧墙,在N型外延层上形成源区,去除隔离层;依次形成介质层、接触孔、金属层和电极引线。由此制造方法获得的沟槽型VDMOS器件,体区和金属层之间短接性能良好,不寄生NPN二极管,因而具有良好的E

Grooved VDMOS device and its manufacturing method

【技术实现步骤摘要】
沟槽型VDMOS器件及其制造方法
本专利技术属于VDMOS器件
,尤其涉及一种沟槽型VDMOS器件及其制造方法。
技术介绍
半导体功率器件是电力电子系统进行能量控制和转换的基本电子元器件,其可控特性决定了电力电子系统的效率、体积和重量。自从垂直导电双扩散新结构的半导体功率器件诞生以来,以期独特的高输入阻抗、低驱动功率、高开关速度、由于的频率特性和良好的热稳定性等,使得电力电子技术得到了迅速发展。垂直导电双扩散半导体功率器件的代表主要是沟槽型垂直双扩散金属-氧化物半导体场效应晶体管(简称VDMOS),其集合了双极晶体管和普通MOS器件的优点。常规的沟槽型VDMOS器件的制造方法如下(具体参阅图1~11):(1).在N型外延层2(N型外延层2与N型衬底1一体化)上方通过光刻刻蚀的方式形成带有开口的掩膜3,掩膜3的材料可以是氧化硅、氮化硅、氧化铝等,其厚度通常视沟槽的深度而定,通常情况下,沟槽深度越深,掩膜的厚度越厚,具体如图1、2所示;(2).在掩膜3的阻挡下,对N型外延层2进行第一沟槽21的刻蚀,具体如图3所示;(3).采用刻蚀工艺去除掩膜3,并在第一沟槽21内通过热氧化方法形成栅极氧化层4,之后填充原位掺杂的饱和N型多晶硅5,具体详见图4;(4).对N型多晶硅5进行回刻处理,使得N型外延层2上表面的N型多晶硅5被去除,获得平坦的表面,N型多晶硅5的上表面与N型外延层2的上表面平齐,具体如图5所示;(5).在N型外延层2表面做体区6的注入和热驱入,形成体区6,具体如图6所示;(6).在体区6上做源区的自对准注入和驱入,形成源区7,具体如图7所示;(7).在N型外延层2表面沉积介质层8,并完成接触孔81的刻蚀,具体如图8所示;(8).自接触孔81底部对源区7进行刻蚀,使得源区7被刻穿,形成第二沟槽22,第二沟槽22主要是为了使得后续沉积的金属层与体区6有良好的短接效果,具体如图9所示;(9).在外露的体区6、源区7、介质层8、栅极氧化层4及N型多晶硅5表面沉积金属层9,并在金属层9上形成源极引线,在N型多晶硅5表面形成栅极引线,在N型衬底1表面形成漏极引线,具体如图10所示。上述制备方法在步骤(8)源区7的刻穿工艺中,由于源区7的结深通常为2000~3000埃,以及接触孔81过小、刻蚀的第二沟槽22间距过小,对于形成的第二沟槽22的深度很难进行测量和检查,无法保对证源区7刻穿时完全实现刻穿,于是在第二沟槽81的底部出现如图11所示的源区残留,源区残留会形成NP结,那么对具有源区残留的沟槽型VDMOS器件进行源漏间的二极管正向导通压降(Vfsd)测试时,Vfsd会全部失效,并且会寄生NPN三极管,在封装测试EAS时,会出现电流放大失控从而烧毁器件。
技术实现思路
本专利技术的目的在于提供一种沟槽型VDMOS器件的制造方法,旨在解决常规沟槽型VDMOS器件制造方法由于源区残留而使得Vfsd测量全部失效且EAS测试会出现电流放大失控从而烧毁器件等问题。进一步地,本专利技术还提供一种由上述方法获得的沟槽型VDMOS器件。本专利技术是这样实现的:一种沟槽型VDMOS器件的制造方法,包括以下步骤:步骤S01.提供包括N型外延层的N型衬底;步骤S02.在N型外延层表面进行掩膜处理,获得带有开口的掩膜;步骤S03.在所述掩膜的阻挡下,对N型外延层进行刻蚀处理,形成第一沟槽;步骤S04.在所述第一沟槽里生长栅极氧化层,并沉积N型多晶硅;步骤S05.对步骤S04获得的N型多晶硅进行回刻处理,使得N型多晶硅和所述掩膜齐平;步骤S06.采用湿法工艺去除所述掩膜;步骤S07.在所述N型外延层表面进行体区的自对准注入和驱入,形成器件体区,并在所述N型多晶硅侧壁形成掩膜侧墙;步骤S08.在所述掩膜侧墙的阻挡下,对所述N型外延层进行第二沟槽的刻蚀处理,形成第二沟槽;步骤S09.在所述第二沟槽底部沉积形成一层隔离层;步骤S10.采用湿法腐蚀工艺去除所述掩膜侧墙,使得所述体区露出;步骤S11.对露出的所述体区进行源区的注入和驱入,形成源区;步骤S12.采用湿法腐蚀工艺去除所述隔离层;步骤S13.沉积形成介质层,并在介质层中刻蚀形成接触孔;步骤S14.沉积形成金属层并形成电极引线。以及,一种沟槽型VDMOS器件,该沟槽型VDMOS器件由如上的制造方法获得。本专利技术的有益效果如下:相对于现有技术,本专利技术提供的沟槽型VDMOS器件的制造方法,采用了新的制造工艺,不需要对源区进行刻穿,在金属层和体区接触部位不会存在源区残留,金属层和体区之间具有良好的短接效果,因此不会寄生出NPN三极管,同时还扩大了EAS和IMP的面积,使得获得的沟槽型VDMOS器件不仅具有极高的良品率,而且EAS也有大幅度提高、无Vfsd失效现象。本专利技术提供的沟槽型VDMOS器件,由于是采用上述的制造方法制造得到,其具有良好的EAS性能和Vfsd性能。附图说明为了更清楚地说明本专利技术施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本专利技术的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。图1是常规沟槽型VDMOS器件的制造方法使用的N型外延层的示意图;图2是常规沟槽型VDMOS器件的制造方法在N型外延层表面形成带有开口的掩膜的示意图;图3是常规沟槽型VDMOS器件的制造方法在N型外延层刻蚀形成沟槽的示意图;图4是常规沟槽型VDMOS器件的制造方法去除N型外延层掩膜后在沟槽上形成栅极氧化层、N型多晶硅的示意图;图5是常规沟槽型VDMOS器件的制造方法对N型多晶硅进行回刻形成平坦表面的示意图;图6是常规沟槽型VDMOS器件的制造方法在N型外延层上进行注入和热驱入形成体区的示意图;图7是常规沟槽型VDMOS器件的制造方法在体区上进行自对准注入和驱入形成源区的示意图;图8是常规沟槽型VDMOS器件的制造方法在N型外延层表面形成介质层并完成接触孔刻蚀的示意图;图9是常规沟槽型VDMOS器件的制造方法自接触孔向下对源区进行刻穿的示意图;图10是常规沟槽型VDMOS器件的制造方法沉积形成金属层并形成电极引线的示意图;图11是常规沟槽型VDMOS器件的制造方法自接触孔向下对源区进行刻蚀无法实现彻底刻穿的示意图;图12是本专利技术提供的沟槽型VDMOS器件的制造方法步骤S04中在第一沟槽上形成栅极氧化层、N型多晶硅的示意图;图13是本专利技术提供的沟槽型VDMOS器件的制造方法步骤S05中对N型多晶硅进行回刻形成平坦表面的示意图;图14是本专利技术提供的沟槽型VDMOS器件的制造方法步骤S06中去除掩膜的示意图;图15是本专利技术提供的沟槽型VDMOS器件的制造本文档来自技高网
...

【技术保护点】
1.一种沟槽型VDMOS器件的制造方法,其特征在于,包括以下步骤:/n步骤S01.提供包括N型外延层的N型衬底;/n步骤S02.在N型外延层表面进行掩膜处理,获得带有开口的掩膜;/n步骤S03.在所述掩膜的阻挡下,对N型外延层进行刻蚀处理,形成第一沟槽;/n步骤S04.在所述第一沟槽里生长栅极氧化层,并沉积N型多晶硅;/n步骤S05.对步骤S04获得的N型多晶硅进行回刻处理,使得N型多晶硅和所述掩膜齐平;/n步骤S06.采用湿法工艺去除所述掩膜;/n步骤S07.在所述N型外延层表面进行体区的自对准注入和驱入,形成器件体区,并在所述N型多晶硅侧壁形成掩膜侧墙;/n步骤S08.在所述掩膜侧墙的阻挡下,对所述N型外延层进行第二沟槽的刻蚀处理,形成第二沟槽;/n步骤S09.在所述第二沟槽底部沉积形成一层隔离层;/n步骤S10.采用湿法腐蚀工艺去除所述掩膜侧墙,使得所述体区露出;/n步骤S11.对露出的所述体区进行源区的注入和驱入,形成源区;/n步骤S12.采用湿法腐蚀工艺去除所述隔离层;/n步骤S13.沉积形成介质层,并在介质层中刻蚀形成接触孔;/n步骤S14.沉积形成金属层并形成电极引线。/n...

【技术特征摘要】
1.一种沟槽型VDMOS器件的制造方法,其特征在于,包括以下步骤:
步骤S01.提供包括N型外延层的N型衬底;
步骤S02.在N型外延层表面进行掩膜处理,获得带有开口的掩膜;
步骤S03.在所述掩膜的阻挡下,对N型外延层进行刻蚀处理,形成第一沟槽;
步骤S04.在所述第一沟槽里生长栅极氧化层,并沉积N型多晶硅;
步骤S05.对步骤S04获得的N型多晶硅进行回刻处理,使得N型多晶硅和所述掩膜齐平;
步骤S06.采用湿法工艺去除所述掩膜;
步骤S07.在所述N型外延层表面进行体区的自对准注入和驱入,形成器件体区,并在所述N型多晶硅侧壁形成掩膜侧墙;
步骤S08.在所述掩膜侧墙的阻挡下,对所述N型外延层进行第二沟槽的刻蚀处理,形成第二沟槽;
步骤S09.在所述第二沟槽底部沉积形成一层隔离层;
步骤S10.采用湿法腐蚀工艺去除所述掩膜侧墙,使得所述体区露出;
步骤S11.对露出的所述体区进行源区的注入和驱入,形成源区;
步骤S12.采用湿法腐蚀工...

【专利技术属性】
技术研发人员:李明刘国梁赵圣哲李理
申请(专利权)人:深圳方正微电子有限公司
类型:发明
国别省市:广东;44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1