垂直双扩散金属氧化物半导体晶体管及其制备方法和应用技术

本发明专利技术公开了一种垂直双扩散金属氧化物半导体晶体管及其制备方法和应用。该垂直双扩散金属氧化物半导体晶体管包括N型基体，N型基体的一侧设有沟槽，N型基体内设有P

【技术实现步骤摘要】
垂直双扩散金属氧化物半导体晶体管及其制备方法和应用


[0001]本专利技术涉及半导体器件
，特别是涉及一种垂直双扩散金属氧化物半导体晶体管场效应晶体管及其制备方法和应用。

技术介绍

[0002]功率集成电路，是指将功率器件、低压控制电路、信号处理和通讯接口电路等集成在同一芯片中的特殊集成电路。功率集成电路的应用，不仅缩小了整机的体积、减少了连线、降低了寄生参数，同时还使得成本更低、体积更小以及重量更轻，因此被广泛地运用于通信与网络、计算机与消费电子、工业与汽车电子等诸多领域。功率金属氧化物半导体场效应管是在金属氧化物半导体场效应晶体管集成电路工艺的基础上发展起来的新一代电力电子开关器件，在微电子工艺基础上满足了电力设备高功率以及大电流的要求。从垂直双扩散金属氧化物半导体晶体管(Vertical Double
‑
diffused Metal Oxide Semiconductoe)结构诞生以来得到了迅速发展。垂直双扩散金属氧化物半导体晶体管由于具有高输入阻抗、低驱动功率、高开关速度、良好的热稳定性和优越的频率特性等优点，广泛地应用于开关电源、汽车电子、马达驱动、音频放大、工业控制、电机调速、节能灯、逆变器以及高频震荡器等领域。
[0003]为了得到器件性能更加优越的场效应晶体管，如图1所示制造的传统垂直双扩散金属氧化物半导体场效应晶体管通过提高器件的栅氧化层厚度来降低栅漏极之间的电容值，同时减少开通损耗和关断损耗。但是此传统垂直双扩散金属氧化物半导体场效应晶体管会使导通电阻有所提高，导致导通损耗增加使器件性能下降。

技术实现思路

[0004]基于此，有必要提供一种垂直双扩散金属氧化物半导体场效应晶体管及其制备方法和应用，既可以降低栅漏极之间的电容值还可以降低导通电阻，使器件具有较小的开关损耗以及导通损耗。
[0005]本专利技术提供一种垂直双扩散金属氧化物半导体晶体管，包括：
[0006]N型基体，所述N型基体的一侧设有沟槽，所述N型基体内设有P
‑
体区、N+区、碳化硅层、栅氧化层、第一阻挡层和多晶硅层，所述第一阻挡层在所述沟槽内围绕所述沟槽的侧壁设置，所述碳化硅层自所述沟槽的槽底向所述N型基体延伸，所述栅氧化层设在所述沟槽的底部，所述多晶硅层在所述沟槽内设置于所述栅氧化层之上，所述P
‑
体区围绕所述沟槽的侧壁且环绕所述N+区，所述N+区的表面露出于所述N型基体的设有所述沟槽的上表面，其中，所述N+区的材料是掺杂N型离子的碳化硅；
[0007]第二阻挡层，所述第二阻挡层设置在所述N型基体的设有所述沟槽的一侧，并且露出所述N+区；
[0008]介质层，所述介质层设置在所述第二阻挡层及所述N+区上；以及
[0009]第一金属层，所述第一金属层贯穿所述介质层并与所述N+区接触连接。
[0010]在其中一个实施例中，所述N型基体包括N型衬底和设置于N型衬底上的N型外延层，所述沟槽设置于所述N型外延层的远离所述N型衬底的一侧。
[0011]在其中一个实施例中，还包括第二金属层，所述第二金属层设置在所述N型基体的远离所述沟槽的一侧。
[0012]在其中一个实施例中，所述沟槽的深度为0.1μm～5μm，宽度为0.1μm～5μm；和/或
[0013]所述第一阻挡层的厚度为0.05μm～0.5μm；和/或
[0014]所述栅氧化层的厚度为0.01μm～1μm；和/或
[0015]所述碳化硅层的厚度为0.1μm～5μm。
[0016]在其中一个实施例中，所述P
‑
体区的下表面高于所述碳化硅层的上表面；和/或
[0017]所述第一阻挡层上表面与所述第二阻挡层上表面相平。
[0018]本专利技术还提供一种如上述的垂直双扩散金属氧化物半导体晶体管，包括以下步骤：
[0019]步骤S210：在所述N型基体的一侧沉积第二阻挡层材料，去除预设沟槽位置的N型基体材料及其上方的所述第二阻挡层材料，形成所述沟槽和初始第二阻挡层；
[0020]步骤S211：在所述沟槽内形成围绕所述沟槽的侧壁的所述第一阻挡层；
[0021]步骤S212：去除所述沟槽下方的预设碳化硅层位置的所述N型基体材料，并在预设碳化硅层位置填充碳化硅形成所述碳化硅层；
[0022]步骤S213：在所述沟槽内且在所述碳化硅层上依次形成所述栅氧化层和所述多晶硅层；
[0023]步骤S214：围绕所述沟槽向所述N型基体掺入P型离子形成P型掺杂区；
[0024]步骤S215：在所述多晶硅层上沉积第二阻挡层材料，去除预设N+区位置的所述P型掺杂区的材料及其上方的所述初始第二阻挡层的材料，形成位于所述N型基体上的所述第二阻挡层和位于所述N型基体内的所述P
‑
体区；
[0025]步骤S216：在预设N+区位置填充N+区材料形成所述N+区；
[0026]步骤S217：在所述第二阻挡层上形成介质层，第一金属层材料自所述介质层向下填充与所述N+区接触连接，形成第一金属层。
[0027]在其中一个实施例中，在步骤S214中，掺入所述P型离子的方法为注入和驱入，所述P型离子的注入的剂量为1
×
10
13
个/cm2～1
×
10
14
个/cm2，能量为80KeV～120KeV，所述P型离子的驱入的温度为1100℃～1200℃，时间为50min～200min；和/或
[0028]在步骤S216中，所述N+区的材料为向碳化硅注入N型离子，所述N型离子注入的剂量为1
×
10
14
个/cm2～9
×
10
16
个/cm2，能量为30KeV～400KeV；和/或
[0029]在步骤S217后，还包括制备第二金属层的步骤。
[0030]在其中一个实施例中，所述P型离子为硼离子。
[0031]在其中一个实施例中，所述N型离子选自砷离子和磷离子中的至少一种。
[0032]更进一步地，本专利技术还提供一种集成电路或电子产品，包含如上述的垂直双扩散金属氧化物半导体场效应晶体管。
[0033]与现有技术相比，上述垂直双扩散金属氧化物半导体场效应晶体管及其制备方法应用具有以下有益效果：
[0034]上述垂直双扩散金属氧化物半导体场效应晶体管中，器件在源区和漏极的外延层
中引入了碳化硅层，产生了类似应变硅的效应，提升了器件的工作速度。另外，由于外延层中高掺杂的碳化硅层的存在，进一步降低了器件的导通电阻，改善了器件的导通损耗。
附图说明
[0035]图1为传统垂直双扩散金属氧化物半导体场效应晶体管的制作流程示意图；
[0036]图2为垂直双扩散金属氧化物半导体场效应晶体管的结构示意图；
[0037]图3为垂直双扩散金属氧化物半导体场效应晶体管的制作流程示意图。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种垂直双扩散金属氧化物半导体晶体管，其特征在于，包括：N型基体，所述N型基体的一侧设有沟槽，所述N型基体内设有P
‑
体区、N+区、碳化硅层、栅氧化层、第一阻挡层和多晶硅层，所述第一阻挡层在所述沟槽内围绕所述沟槽的侧壁设置，所述碳化硅层自所述沟槽的槽底向所述N型基体延伸，所述栅氧化层设在所述沟槽的底部，所述多晶硅层在所述沟槽内设置于所述栅氧化层之上，所述P
‑
体区围绕所述沟槽的侧壁且环绕所述N+区，所述N+区的表面露出于所述N型基体的设有所述沟槽的上表面，其中，所述N+区的材料是掺杂N型离子的碳化硅；第二阻挡层，所述第二阻挡层设置在所述N型基体的设有所述沟槽的一侧，并且露出所述N+区；介质层，所述介质层设置在所述第二阻挡层及所述N+区上；以及第一金属层，所述第一金属层贯穿所述介质层并与所述N+区接触连接。2.如权利要求1所述的垂直双扩散金属氧化物半导体晶体管，其特征在于，所述N型基体包括N型衬底和设置于N型衬底上的N型外延层，所述沟槽设置于所述N型外延层的远离所述N型衬底的一侧。3.如权利要求1或2所述的垂直双扩散金属氧化物半导体晶体管，其特征在于，还包括第二金属层，所述第二金属层设置在所述N型基体的远离所述沟槽的一侧。4.如权利要求1或2所述的垂直双扩散金属氧化物半导体晶体管，其特征在于，所述沟槽的深度为0.1μm～5μm，宽度为0.1μm～5μm；和/或所述第一阻挡层的厚度为0.05μm～0.5μm；和/或所述栅氧化层的厚度为0.01μm～1μm；和/或所述碳化硅层的厚度为0.1μm～5μm。5.如权利要求1或2所述的垂直双扩散金属氧化物半导体晶体管，其特征在于，所述P
‑
体区的下表面高于所述碳化硅层的上表面；和/或所述第一阻挡层上表面与所述第二阻挡层上表面相平。6.一种如权利要求1～5所述的垂直双扩散金属氧化物半导体晶体管，其特征在于，包括以下步骤：步骤S210：在所述N型基体的一侧沉积第二阻挡层材料，去除预设沟槽位置的N型基体材料及其上方的所述第二阻挡层材料，形成所述沟槽和初始第二阻挡层；步骤S211：在所述沟槽内形成围绕所述沟...

【专利技术属性】
技术研发人员：马万里，
申请(专利权)人：深圳方正微电子有限公司，
类型：发明
国别省市：