金属氧化物半导体场效应晶体管及其制备方法和应用技术

本发明专利技术公开了一种金属氧化物半导体场效应晶体管及其制备方法和应用。该金属氧化物半导体场效应晶体管包括N型基体，N型基体的一侧设有沟槽，N型基体内设有P

【技术实现步骤摘要】
金属氧化物半导体场效应晶体管及其制备方法和应用


[0001]本专利技术涉及半导体器件
，特别是涉及一种金属氧化物半导体场效应晶体管及其制备方法和应用。

技术介绍

[0002]功率集成电路，是指将功率器件、低压控制电路、信号处理和通讯接口电路等集成在同一芯片中的特殊集成电路。功率集成电路的应用，不仅缩小了整机的体积、减少了连线、降低了寄生参数，同时还使得成本更低、体积更小以及重量更轻，因此被广泛地运用于通信与网络、计算机与消费电子、工业与汽车电子等诸多领域。功率器件是功率集成电路的核心部分，占据了芯片的大部分面积。目前能与集成电路工艺实现良好兼容的功率器件一般为功率金属氧化物半导体场效应晶体管(MOSFET)。但是功率金属氧化物半导体场效应晶体管(MOSFET)反向偏置时，受电气量变化(如漏源极电压或电流变化)的作用使器件内部载流子容易发生雪崩式倍增，因此发生雪崩击穿现象，进而会导致器件故障，因此为了提高功率金属氧化物半导体场效应晶体管的稳定性，需要提高单脉冲雪崩击穿能量。
[0003]如图1所示传统金属氧化物半导体场效应晶体管为了提高单脉冲雪崩击穿能量(EAS)，先制作一个低掺杂浓度的P
‑
体区，再在P
‑
体区中制作一个高掺杂浓度的P+区，通过提高P
‑
体区的掺杂浓度，且在不影响器件开启电压的基础上减少P
‑
体区的横向扩散，进而提高金属氧化物半导体场效应晶体管的单脉冲雪崩击穿能量。但是此金属氧化物半导体场效应晶体管的工作速度还有待进一步提高。

技术实现思路

[0004]基于此，有必要提供一种金属氧化物半导体场效应晶体管及其制备方法和应用，在不降低器件的雪崩击穿能量的同时提高器件的工作速度。
[0005]本专利技术提供一种金属氧化物半导体场效应晶体管，包括：
[0006]N型基体，所述N型基体的一侧设有沟槽，所述N型基体内设有P
‑
体区、P+区和N+区，所述P
‑
体区包绕所沟槽，所述P+区自所述沟槽的槽底向所述P
‑
体区延伸，所述N+区在所述沟槽内围绕所述沟槽的侧壁设置且露出所述P+区，所述N+区的材料是掺杂N型离子的碳化硅；
[0007]栅氧化层，所述栅氧化层设置在所述N型基体的设有所述沟槽的一侧，并且露出所述沟槽；
[0008]多晶硅层，所述多晶硅层设置在所述栅氧化层上，所述多晶硅层、所述栅氧化层、所述P+区与所述N+区围成接触孔；以及
[0009]第一金属层，所述第一金属层设在所述多晶硅层上且向下延伸填充满所述接触孔。
[0010]在其中一个实施例中，还包括侧墙结构，所述侧墙结构在所述N+区的上方围绕所述接触孔的内侧壁设置且露出所述P+区。
[0011]在其中一个实施例中，所述侧墙结构的宽度与所述N+区的宽度相同。
[0012]在其中一个实施例中，所述N型基体包括N型衬底和设置于N型衬底上的N型外延层，所述沟槽设置于所述N型外延层的远离所述N型衬底的一侧。
[0013]在其中一个实施例中，所述多晶硅层和所述第一金属层之间还包括氮化硅层；和/或
[0014]所述的金属氧化物半导体场效应晶体管还包括第二金属层，所述第二金属层设置在所述N型基体的远离所述沟槽的一侧。
[0015]在其中一个实施例中，所述沟槽的深度为0.1μm～3μm；和/或
[0016]所述栅氧化层的厚度为0.02μm～0.2μm；和/或
[0017]所述多晶硅层的厚度为0.3μm～1.5μm。
[0018]本专利技术还提供一种如上述的金属氧化物半导体场效应晶体管的制备方法，包括以下步骤：
[0019]步骤S210：在所述N型基体的一侧依次形成栅氧化材料层和多晶硅材料层，去除预设沟槽位置上方的所述多晶硅材料层至暴露所述栅氧化材料层，形成所述多晶硅层；
[0020]步骤S211：根据预设沟槽位置在所述N型基体内掺入P型离子，形成包覆所述预设沟槽位置的P型掺杂区；
[0021]步骤S212：去除所述预设沟槽位置上方的所述栅氧化材料层以及预设沟槽位置处的掺杂有P型离子的基体材料，形成所述栅氧化层及所述沟槽；
[0022]步骤S213：在所述沟槽内填充所述N+区的材料形成N型材料层；
[0023]步骤S214：去除部分所述N型材料层形成所述N+区；
[0024]步骤S215：向所述沟槽下方的P型掺杂区内掺入P型离子，形成所述P+区及所述P
‑
体区；
[0025]步骤S216：自所述多晶硅层向由所述多晶硅层、所述栅氧化层、所述P+区与所述N+区围成的接触孔内填充第一金属，形成第一金属层。
[0026]在其中一个实施例中，在步骤S211中，掺入所述P型离子的方法为P型离子的注入和驱入，所述P型离子注入的剂量为1
×
10
13
个/cm2～1
×
10
15
个/cm2，能量为50KeV～300KeV，所述P型离子的驱入的温度为1100℃～1200℃，时间为50min～300min；和/或
[0027]在步骤S213中，所述N+区的材料为向碳化硅注入N型离子，所述N型离子注入的剂量为1
×
10
15
个/cm2～5
×
10
16
个/cm2，能量为50KeV～300KeV；和/或
[0028]在步骤S214之后且在步骤S215之前，还包括在所述N+区远离所述沟槽底部的一侧上形成所述侧墙结构的步骤；和/或
[0029]在步骤S215中，掺入所述P型离子的方法为P型离子的注入，所述P型离子注入的剂量为1
×
10
15
个/cm2～9
×
10
16
个/cm2，能量为50KeV～300KeV；和/或
[0030]在步骤S216后，还包括制备设置在所述N型基体的远离所述沟槽的一侧的第二金属层的步骤。
[0031]在其中一个实施例中，所述P型离子为硼离子；和/或
[0032]所述N型离子选自砷离子和磷离子中的至少一种。
[0033]更进一步地，本专利技术还提供一种集成电路或电子产品，包含如上述的金属氧化物半导体场效应晶体管。
[0034]与现有技术相比，上述金属氧化物半导体场效应晶体管及其制备方法应用具有以下有益效果：
[0035]上述金属氧化物半导体场效应晶体管中，由于N+区的材料为注入N型离子的碳化硅，可以减少电子所遇到的阻力，提高金属氧化物半导体场效应晶体管的工作速度。此外，N+区与P+区经由第一金属层相接触，减缓空穴与电子的碰撞几率，还可以进一步地提高金属氧化物半导体场效应晶体管的单脉冲雪崩击穿能量参数。
附图说明
[0036]图1为传统金属氧化物半导体场效应晶体管的制作流程示意图；...

【技术保护点】

【技术特征摘要】
1.一种金属氧化物半导体场效应晶体管，其特征在于，包括：N型基体，所述N型基体的一侧设有沟槽，所述N型基体内设有P
‑
体区、P+区和N+区，所述P
‑
体区包绕所沟槽，所述P+区自所述沟槽的槽底向所述P
‑
体区延伸，所述N+区在所述沟槽内围绕所述沟槽的侧壁设置且露出所述P+区，所述N+区的材料是掺杂N型离子的碳化硅；栅氧化层，所述栅氧化层设置在所述N型基体的设有所述沟槽的一侧，并且露出所述沟槽；多晶硅层，所述多晶硅层设置在所述栅氧化层上，所述多晶硅层、所述栅氧化层、所述P+区与所述N+区围成接触孔；以及第一金属层，所述第一金属层设在所述多晶硅层上且向下延伸填充满所述接触孔。2.如权利要求1所述的金属氧化物半导体场效应晶体管，其特征在于，还包括侧墙结构，所述侧墙结构在所述N+区的上方围绕所述接触孔的内侧壁设置且露出所述P+区。3.如权利要求2所述的金属氧化物半导体场效应晶体管，其特征在于，所述侧墙结构的宽度与所述N+区的宽度相同。4.如权利要求1～3任一项所述的金属氧化物半导体场效应晶体管，其特征在于，所述N型基体包括N型衬底和设置于N型衬底上的N型外延层，所述沟槽设置于所述N型外延层的远离所述N型衬底的一侧。5.如权利要求1～3任一项所述的金属氧化物半导体场效应晶体管，其特征在于，所述多晶硅层和所述第一金属层之间还包括氮化硅层；和/或所述的金属氧化物半导体场效应晶体管还包括第二金属层，所述第二金属层设置在所述N型基体的远离所述沟槽的一侧。6.如权利要求1～3任一项所述的金属氧化物半导体场效应晶体管，其特征在于，所述沟槽的深度为0.1μm～3μm；和/或所述栅氧化层的厚度为0.02μm～0.2μm；和/或所述多晶硅层的厚度为0.3μm～1.5μm。7.一种如权利要求1～6所述的金属氧化物半导体场效应晶体管的制备方法，其特征在于，包括以下步骤：步骤S210：在所述N型基体的一侧依次形成栅氧化材料层和多晶硅材料层，去除预设沟槽位置上方的所述多晶硅材料层至暴露所述栅氧化材料层，形成所述多晶硅层；步骤S211：根据预设沟槽位置在所述N型基体内掺入P型离子，形成包覆所述预设沟槽位置的P型掺杂区；步骤S212：去除所述预设沟槽...

【专利技术属性】
技术研发人员：马万里，
申请(专利权)人：深圳方正微电子有限公司，
类型：发明
国别省市：