【技术实现步骤摘要】
金属氧化物半导体场效应晶体管及其制备方法和应用
[0001]本专利技术涉及半导体器件
,特别是涉及一种金属氧化物半导体场效应晶体管及其制备方法和应用。
技术介绍
[0002]功率集成电路,是指将功率器件、低压控制电路、信号处理和通讯接口电路等集成在同一芯片中的特殊集成电路。功率集成电路的应用,不仅缩小了整机的体积、减少了连线、降低了寄生参数,同时还使得成本更低、体积更小以及重量更轻,因此被广泛地运用于通信与网络、计算机与消费电子、工业与汽车电子等诸多领域。功率器件是功率集成电路的核心部分,占据了芯片的大部分面积。目前能与集成电路工艺实现良好兼容的功率器件一般为功率金属氧化物半导体场效应晶体管(MOSFET)。但是功率金属氧化物半导体场效应晶体管(MOSFET)反向偏置时,受电气量变化(如漏源极电压或电流变化)的作用使器件内部载流子容易发生雪崩式倍增,因此发生雪崩击穿现象,进而会导致器件故障,因此为了提高功率金属氧化物半导体场效应晶体管的稳定性,需要提高单脉冲雪崩击穿能量。
[0003]如图1所示传统金属氧化物半导体场效应晶体管为了提高单脉冲雪崩击穿能量(EAS),先制作一个低掺杂浓度的P
‑
体区,再在P
‑
体区中制作一个高掺杂浓度的P+区,通过提高P
‑
体区的掺杂浓度,且在不影响器件开启电压的基础上减少P
‑
体区的横向扩散,进而提高金属氧化物半导体场效应晶体管的单脉冲雪崩击穿能量。但是此金属氧化物半导体场效应晶体管的工作速度还有待进 ...
【技术保护点】
【技术特征摘要】
1.一种金属氧化物半导体场效应晶体管,其特征在于,包括:N型基体,所述N型基体的一侧设有沟槽,所述N型基体内设有P
‑
体区、P+区和N+区,所述P
‑
体区包绕所述沟槽,所述P+区自所述沟槽的槽底向所述P
‑
体区延伸,所述N+区包括第一N+区和第二N+区,所述第一N+区在所述沟槽内围绕所述沟槽的侧壁设置且露出所述P+区,所述第二N+区在相邻的所述P
‑
体区之间,所述N+区的材料是掺杂N型离子的碳化硅;栅氧化层,所述栅氧化层设置在所述N型基体的设有所述沟槽的一侧,并且露出所述沟槽和所述第二N+区;多晶硅层,所述多晶硅层设置在所述栅氧化层上,所述多晶硅层、所述栅氧化层、所述P+区与所述第一N+区围成接触孔;以及第一金属层,所述第一金属层设在所述多晶硅层上且向下延伸填充满所述接触孔。2.如权利要求1所述的金属氧化物半导体场效应晶体管,其特征在于,还包括侧墙和阻挡层,所述侧墙在所述第一N+区的上方围绕所述接触孔的内侧壁设置且露出所述P+区,所述阻挡层在所述第二N+区的上方。3.如权利要求2所述的金属氧化物半导体场效应晶体管,其特征在于,所述侧墙的宽度与所述第一N+区的宽度相同,所述阻挡层的宽度与所述第二N+区的宽度相同。4.如权利要求1~3任一项所述的金属氧化物半导体场效应晶体管,其特征在于,所述N型基体包括N型衬底和设置于N型衬底上的N型外延层,所述沟槽设置于所述N型外延层的远离所述N型衬底的一侧。5.如权利要求1~3任一项所述的金属氧化物半导体场效应晶体管,其特征在于,所述金属氧化物半导体场效应晶体管还包括设于所述多晶硅层与所述第一金属层之间的氮化硅层和/或设置在所述N型基体的远离所述沟槽的一侧的第二金属层。6.如权利要求1~3任一项所述的金属氧化物半导体场效应晶体管,其特征在于,所述沟槽的深度为0.1μm~2μm;和/或所述栅氧化层的厚度为0.02μm~0.2μm;和/或所述多晶硅层的厚度为0.3μm~1.5μm。7.一种如权利要求1~6所述的金属氧化物半导体场效应晶体管的制备方法,其特征在于,包括以下步骤:步骤S210:在所述N型基体的一侧依次形成栅氧化材料层和多晶硅材料层,去除预设沟槽位置上方和预设第二N+区位置上方的所述多晶硅材料层至暴露所述栅氧化材料层,形成所述多晶硅层;步骤S211:根据预设沟槽位置在所述N型基体内掺入P型离子,形成包覆所述预设...
【专利技术属性】
技术研发人员:马万里,
申请(专利权)人:深圳方正微电子有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。