半导体结构及半导体封装结构制造技术

本实用新型专利技术涉及一种半导体结构，包括：衬底、焊盘、第一保护层、连接插塞、重布线层、凸块、第二保护层；重布线层包括第一金属线、第二金属线；第二金属线不进行任何电连接。由于第二金属线和第一金属线等高，因此第一金属线上的凸块和第二金属线上的凸块相当于形成于同一层，因此第一金属线上的凸块与第二金属线上凸块的共面性较高，第二金属线与焊盘绝缘，因此形成于第二金属线上的凸块并不起导电作用，在衬底翘曲产生应力时将应力转移到第一保护层，本申请的衬底中凸块共面性较好，减小倒装到基板上时出现浸润不良的概率，提高整个封装的可靠性。

Semiconductor structure and semiconductor package structure

【技术实现步骤摘要】
半导体结构及半导体封装结构
本技术涉及半导体封装领域，特别是涉及一种半导体结构及半导体封装结构。
技术介绍
倒装(flipchip)封装技术是一种基于小尺寸芯片、高I/O密度，并具有优秀电学和热学性能的互连方式。通过在芯片焊盘上制备焊球或者凸块后贴装在电路板上。在现有技术中，为解决封装时产生的应力问题，通常在没有焊盘的位置也会制备凸块或者焊球，但是在没有焊盘位置制备的凸块或者焊球与在焊盘位置上的凸块或者焊球存在共面性的问题，导致倒装到基板上容易出现浸润不良，影响整个封装的可靠性。
技术实现思路
基于此，有必要针对凸块共面性差的问题，提供一种半导体结构及半导体封装结构。衬底；焊盘，位于所述衬底上；第一保护层，覆盖部分所述焊盘；连接插塞，所述连接插塞位于所述第一保护层内；重布线层，位于所述第一保护层上；所述重新布线层包括第一金属线、第二金属线；所述第一金属线经由所述连接插塞与所述焊盘电连接；所述第二金属线与所述第一金属线的上表面相平齐，所述第二金属线不进行任何电连接；第二保护层，位于所述第一保护层的上表面，且覆盖所述重布线层；所述第二保护层内形成有第一开口及第二开口，所述第一开口暴露出所述第一金属线，所述第二开口暴露出所述第二金属线；凸块，位于所述第一金属线和所述第二金属线的上表面。通过上述技术方案，由于第二金属线和第一金属线等高，因此第一金属线上的凸块和第二金属线上的凸块相当于形成于同一层，因此第一金属线上的凸块与第二金属线上凸块的共面性较高，第二金属线与焊盘绝缘，因此形成于第二金属线上的凸块并不起导电作用，在衬底翘曲产生应力时将应力转移到第一保护层，本申请的衬底中凸块共面性较好，减小倒装到基板上时出现浸润不良的概率，提高整个封装的可靠性。在其中一个实施例中，还包括凸块下金属层，所述凸块下金属层位于所述第一开口和所述第二开口的内表面内表面，且与所述凸块、所述第一金属线及所述第二金属线均相接触。通过上述技术方案，凸块与凸块下金属层之间的结合力更高，比凸块直接长在第一开口和第二开口的侧壁上要稳定可靠。在其中一个实施例中，所述第二金属线与所述第一金属线之间具有间距。在其中一个实施例中，所述第二开口的宽度大小小于所述第二金属线的宽度大小，所述第二开口的边缘与所述第二金属线的边缘的间距为2.5um～7um。在其中一个实施例中，所述重布线层还包括若干个插塞，所述插塞沿所述第一保护层的厚度方向贯穿所述第一保护层；所述第一金属线及所述第二金属线分别与不同的所述插塞相连接，且所述第一金属线的宽度及所述第二金属线的宽度均大于所述插塞的宽度。在其中一个实施例中，所述第一保护层包括聚合物层和钝化层，所述钝化层位于所述衬底的上表面，所述聚合物层位于所述钝化层的上表面。在其中一个实施例中，所述聚合物层的厚度大小在3um～7um之间。在其中一个实施例中，所述钝化层包裹所述焊盘的边缘。在其中一个实施例中，还提供了一种半导体封装结构，所述半导体封装结构包括上述的半导体结构。在其中一个实施例中，所述半导体结构倒装于基板上，所述凸块贴合所述基板，所述半导体结构外围形成有塑封层，所述塑封层包裹所述凸块。附图说明图1为本技术的一个实施例中展示半导体结构的结构示意图；图2为本技术的另一个实施例展示半导体结构的结构示意图；图3为本技术的一个实施例展示半导体封装结构的结构示意图。具体实施方式为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的首选实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术的公开内容更加透彻全面。除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的
的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。在本技术的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。如图1所示，本申请的一个实施例中提供了一种半导体结构，衬底10，衬底10内形成有芯片(附图中未示出)；焊盘11，位于衬底10上，且与芯片电连接；第一保护层12，位于衬底10上，覆盖部分焊盘11；连接插塞，形成于第一保护层12内；重布线层，位于第一保护层12上；重新布线层包括第一金属线13、第二金属线14；第一金属线13经由连接插塞与焊盘11电连接；第二金属线14与第一金属线13的上表面相平齐，且第二金属线14不进行任何电连接；第二保护层15，位于第一保护层12的上表面，且覆盖重布线层；第二保护层15内形成有第一开口及第二开口，第一开口暴露出第一金属线13，第二开口暴露出第二金属线14；第一金属线13的上表面形成有凸块20，第二金属线14的上表面形成有凸块21。具体的，在一个可选的实施例中，衬底可以为体硅衬底、绝缘体上硅衬底或者包括III族、IV族和V族的其他半导体材料，焊盘11为金属，可以由铝或者铝合金制成，焊盘11与衬底10内的芯片电连接。第一保护层12包括聚合物层22和钝化层16。聚合物层22形成于衬底10上表面，由具有一定弹性且绝缘的聚合物制成，可以为聚酰亚胺层，在其他实施例中，聚合物层22还可以由环氧树脂、苯并环丁烯或聚苯并恶唑等形成。聚合物层22的厚度在3-7um之间，可以为5um。钝化层16形成于聚合物层22的上表面，包裹焊盘11的边缘。第一金属线13和第二金属线14同步形成，因此两者高度相同，第一金属线13和第二金属线14可以由铝形成，第一金属线13通过连接插塞从第一保护层12上对应焊盘11设置的开口与焊盘11接触从而实现第一金属线13与焊盘11的电连接，半导体结构中除了焊盘11及第一金属线13之外，还可以有其他的焊盘或导线等导电结构，第二金属线14与半导体结构中所有导电结构均绝缘隔离。凸块20包括金属凸块201和焊料层202，金属凸块201通过第一金属线13与焊盘11电连接，金属凸块201可以由铜形成，焊料层202形成于金属凸块201远离第一金属线13的一端，可以由锡或锡银合金等形成。第二金属线14上制备有凸块21，凸块21包括金属凸块211和焊料层212，金属凸块211可以由铜形成，焊料层212形成于金属凸块211远离第一金属线13的一端，可以由锡或锡银合金等形成.由于第二金属线14与焊盘11绝缘，因此凸块21也与焊盘11绝缘，且金本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n衬底；/n焊盘，位于所述衬底上；/n第一保护层，覆盖部分所述焊盘；/n连接插塞，所述连接插塞位于所述第一保护层内；/n重布线层，位于所述第一保护层上；所述重布线层包括第一金属线、第二金属线；所述第一金属线经由所述连接插塞与所述焊盘电连接；所述第二金属线与所述第一金属线的上表面相平齐，所述第二金属线不进行任何电连接；/n第二保护层，位于所述第一保护层的上表面，且覆盖所述重布线层；所述第二保护层内形成有第一开口及第二开口，所述第一开口暴露出所述第一金属线，所述第二开口暴露出所述第二金属线；/n凸块，位于所述第一金属线和所述第二金属线的上表面。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
衬底；
焊盘，位于所述衬底上；
第一保护层，覆盖部分所述焊盘；
连接插塞，所述连接插塞位于所述第一保护层内；
重布线层，位于所述第一保护层上；所述重布线层包括第一金属线、第二金属线；所述第一金属线经由所述连接插塞与所述焊盘电连接；所述第二金属线与所述第一金属线的上表面相平齐，所述第二金属线不进行任何电连接；
第二保护层，位于所述第一保护层的上表面，且覆盖所述重布线层；所述第二保护层内形成有第一开口及第二开口，所述第一开口暴露出所述第一金属线，所述第二开口暴露出所述第二金属线；
凸块，位于所述第一金属线和所述第二金属线的上表面。


2.根据权利要求1所述的半导体结构，其特征在于，还包括凸块下金属层，所述凸块下金属层位于所述第一开口和所述第二开口的内表面内表面，且与所述凸块、所述第一金属线及所述第二金属线均相接触。


3.根据权利要求1所述的半导体结构，其特征在于，所述第二金属线与所述第一金属线之间具有间距。


4.根据权利要求1所述的半导体结构，其特征在于，
所述第二开口的宽度大小小于所述第二金属线...

【专利技术属性】
技术研发人员：范增焰，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34