存储器的制作方法及存储器技术

本公开实施例公开了一种存储器的制作方法及存储器，所述方法包括：在第一衬底上形成具有第一晶相结构的第一阻挡层；形成覆盖所述第一阻挡层的第一导电层；其中，所述第一导电层具有第二晶相结构，具有所述第二晶相结构的所述第一导电层与具有所述第一晶相结构的所述第一阻挡层的晶格匹配度满足预设条件。

【技术实现步骤摘要】
存储器的制作方法及存储器
本公开实施例涉及集成电路领域，特别涉及一种存储器的制作方法及存储器。
技术介绍
在集成电路领域，为了在单位面积上获得更大的存储容量，晶圆键合(bonding)技术应运而生。具体地，通过导电层之间的键合，将不同功能的两个晶圆进行贴合，使得不同晶圆结合为一体。然而，现有键合技术中，键合效果较差，通过贴合具有不同功能的两个晶圆形成的存储器良率较低。
技术实现思路
有鉴于此，本公开实施例提供一种存储器的制作方法及存储器。根据本公开实施例的第一方面，提供一种存储器的制作方法，包括：在第一衬底上形成具有第一晶相结构的第一阻挡层；形成覆盖所述第一阻挡层的第一导电层；其中，所述第一导电层具有第二晶相结构，具有所述第二晶相结构的所述第一导电层与具有所述第一晶相结构的所述第一阻挡层的晶格匹配度满足预设条件。可选地，所述方法还包括：在所述第一衬底上形成第二阻挡层；其中，所述第一导电层向所述第二阻挡层扩散的扩散率，小于所述第一导电层向所述第一阻挡层扩散的扩散率；所述在第一衬底上形成具有第一晶相结构的第一阻挡层，包括：基于所述第二阻挡层的形貌，在所述第一衬底上形成覆盖所述第二阻挡层的具有所述第一晶相结构的所述第一阻挡层。可选地，所述方法还包括：在具有第二导电层的所述第一衬底上形成绝缘层；在所述绝缘层中形成沟道；其中，所述第二导电层的至少部分区域通过所述沟道显露；所述在所述第一衬底上形成第二阻挡层，包括：基于所述沟道的形貌，在所述第一衬底上形成覆盖所述沟道侧壁和所述沟道底部的所述第二阻挡层；其中，所述第二阻挡层，位于所述绝缘层和所述第一阻挡层之间，且位于所述第二导电层和所述第一阻挡层之间。可选地，所述方法还包括：将第二衬底与形成有所述第一阻挡层及所述第一导电层的所述第一衬底贴合；其中，所述第二衬底与所述第一导电层连接。可选地，所述方法还包括：在所述第二衬底表面形成具有所述第二晶相结构的第三导电层；所述将第二衬底与形成有所述第一阻挡层及所述第一导电层的所述第一衬底贴合，包括：将所述第三导电层与所述第一导电层贴合。可选地，所述第一阻挡层还具有第三晶相结构；所述具有所述第二晶相结构的所述第一导电层与具有所述第一晶相结构的所述第一阻挡层的晶格匹配度满足预设条件，包括：所述第二晶相结构的第一导电层与所述第一晶相结构的第一阻挡层具有第一晶格匹配度，所述第二晶相结构的第一导电层与所述第三晶相结构的第一阻挡层具有第二晶格匹配度，所述第一晶格匹配度大于所述第二晶格匹配度。根据本公开实施例的第二方面，提供一种存储器，包括：第一衬底；第一导电层；其中，所述第一导电层具有第二晶相结构；具有第一晶相结构的第一阻挡层，位于所述第一衬底和所述第一导电层之间；其中，具有所述第一晶相结构的所述第一阻挡层和具有所述第二晶相结构的所述第一导电层的晶格匹配度满足预设条件。可选地，所述存储器还包括：第二阻挡层，位于所述第一衬底和所述第一阻挡层之间；其中，所述第一导电层向所述第二阻挡层扩散的扩散率，小于所述第一导电层向所述第一阻挡层扩散的扩散率。可选地，所述存储器还包括：第二导电层，位于所述第一衬底上；绝缘层，覆盖所述第二导电层；其中，所述第二阻挡层，覆盖位于所述绝缘层中的沟道侧壁和沟道底部，位于所述绝缘层和所述第一阻挡层之间，且位于所述第二导电层和所述第一阻挡层之间。可选地，所述存储器还包括：第二衬底，与形成有所述第一阻挡层及所述第一导电层的所述第一衬底贴合；其中，所述第二衬底与所述第一导电层连接。可选地，所述第二衬底还包括：第三导电层，具有所述第二晶相结构，与所述第一导电层连接。可选地，所述第一阻挡层还具有第三晶相结构；其中，所述第二晶相结构的第一导电层与所述第一晶相结构的第一阻挡层具有第一晶格匹配度，所述第二晶相结构的第一导电层与所述第三晶相结构的第一阻挡层具有第二晶格匹配度，所述第一晶格匹配度大于所述第二晶格匹配度。可选地，组成所述第一阻挡层的材料包括：钽；组成所述第一导电层的材料包括：铜。通常，第一导电层具有多种晶相结构。相较于具有除第二晶相结构之外的其他晶相结构的第一导电层，具有第二晶相结构的第一导电层的扩散系数更高，在键合过程中发生扩散的效果更好。由于具有第一晶相结构的第一阻挡层与具有第二晶相结构的第一导电层的晶格匹配度满足预设条件，因此，本公开实施例通过在第一衬底上形成具有第一晶相结构的第一阻挡层，然后形成覆盖第一阻挡层的第一导电层，具有第一晶相结构的第一阻挡层能够促进具有第二晶相结构的第一导电层的形成，有利于第一导电层在键合过程中发生扩散，增加键合界面的接触面积，减少键合过程中产生的缺陷，提高键合界面的质量，保证形成的存储器的良率。附图说明图1为本公开实施例提供的一种存储器制作方法的流程图；图2a为本公开实施例提供的一种第一阻挡层的晶相结构；图2b为本公开实施例提供的另一种第一阻挡层的晶相结构；图3为本公开实施例提供的一种存储器的局部示意图；图4为本公开实施例提供的另一种存储器的局部示意图；图5为本公开实施例提供的又一种存储器的局部示意图；图6为本公开实施例提供的又一种存储器的局部示意图；图7a至图7c为本公开实施例提供的一种存储器的制作方法示意图；图8a为本公开实施例提供的不同方法制作的一种存储器的X射线衍射图谱；图8b为本公开实施例提供的不同方法制作的一种存储器的电阻率曲线图；图9a为本公开实施例提供的不同方法制作的另一种存储器的X射线衍射图谱；图9b为本公开实施例提供的不同方法制作的另一种存储器的电阻率曲线图；图9c为本公开实施例提供的不同方法制作的另一种存储器的电子背散射衍射图；图9d为本公开实施例提供的不同方法制作的另一种存储器中具有第二晶相结构的第一导电层的含量图。具体实施方式下面将结合附图和实施例对本专利技术的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。在下列段落中参照附图以举例方式更具体的描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。在本申请实施例中，术语“A与B相连”包含A、B两者相互接触地A与B相连的情形，或者A、B两者之间还间插有其他部件而A非接触地与B相连的情形。在本申请实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定本文档来自技高网...

【技术保护点】
1.一种存储器的制作方法，其特征在于，包括：/n在第一衬底上形成具有第一晶相结构的第一阻挡层；/n形成覆盖所述第一阻挡层的第一导电层；其中，所述第一导电层具有第二晶相结构，具有所述第二晶相结构的所述第一导电层与具有所述第一晶相结构的所述第一阻挡层的晶格匹配度满足预设条件。/n

【技术特征摘要】
1.一种存储器的制作方法，其特征在于，包括：
在第一衬底上形成具有第一晶相结构的第一阻挡层；
形成覆盖所述第一阻挡层的第一导电层；其中，所述第一导电层具有第二晶相结构，具有所述第二晶相结构的所述第一导电层与具有所述第一晶相结构的所述第一阻挡层的晶格匹配度满足预设条件。


2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述第一衬底上形成第二阻挡层；其中，所述第一导电层向所述第二阻挡层扩散的扩散率，小于所述第一导电层向所述第一阻挡层扩散的扩散率；
所述在第一衬底上形成具有第一晶相结构的第一阻挡层，包括：
基于所述第二阻挡层的形貌，在所述第一衬底上形成覆盖所述第二阻挡层的具有所述第一晶相结构的所述第一阻挡层。


3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
在具有第二导电层的所述第一衬底上形成绝缘层；
在所述绝缘层中形成沟道；其中，所述第二导电层的至少部分区域通过所述沟道显露；
所述在所述第一衬底上形成第二阻挡层，包括：
基于所述沟道的形貌，在所述第一衬底上形成覆盖所述沟道侧壁和所述沟道底部的所述第二阻挡层；其中，所述第二阻挡层，位于所述绝缘层和所述第一阻挡层之间，且位于所述第二导电层和所述第一阻挡层之间。


4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
将第二衬底与形成有所述第一阻挡层及所述第一导电层的所述第一衬底贴合；其中，所述第二衬底与所述第一导电层连接。


5.根据权利要求4所述的方法，其特征在于，所述方法还包括：
在所述第二衬底表面形成具有所述第二晶相结构的第三导电层；
所述将第二衬底与形成有所述第一阻挡层及所述第一导电层的所述第一衬底贴合，包括：
将所述第三导电层与所述第一导电层贴合。


6.根据权利要求1所述的方法，其特征在于，
所述第一阻挡层还具有第三晶相结构；
所述具有所述第二晶相结构的所述第一导电层与具有所述第一晶相结构的所述第一阻挡层的晶格匹配度满足预设条件，包括：
所述第二晶相结构的第一导...

【专利技术属性】
技术研发人员：黄驰，吕术亮，马亮，李远，孙祥烈，万先进，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42