半导体结构的制造方法技术

提供利用双电阻率导电材料形成垂直传导和横向传导的低成本电阻器结构的方法。使用单个沉积工艺步骤将双电阻率导电材料沉积于介电层的开口中。通过以杂质预处理介电材料的一部分来稳定钨的高电阻率β相。介电材料中含有杂质的部分包含横向邻近需要高电阻率β‑W的区域。在后续的钨沉积步骤期间，杂质可能会扩散出来并掺入钨中，借此使金属稳定在高电阻率β‑W相中。在未经杂质预处理的区域中，β‑W转变为钨的低电阻率α相。

Manufacturing method of semiconductor structure

【技术实现步骤摘要】
半导体结构的制造方法
本专利技术实施例涉及半导体制造技术，特别涉及具有不同电阻的导电部件。
技术介绍
通过半导体技术的创新，例如多重图案化以减少部件(例如线、间隔和孔)的最小尺寸、三维(three-dimensional，3D)晶体管(例如鳍式场效晶体管(finfield-effecttransistor，FinFET))和更多互连层，半导体产业持续增加集成电路(integratedcircuits，IC)中的电子组件(例如晶体管、二极管、电阻器、电容器等)和互连部件(例如接触件、导孔(vias)、线、焊垫(bondpads)等)的密度。增加组件密度的另一种方法是将电子组件嵌入堆叠于半导体基底之上的互连系统。这些创新中的多者提升集成电路的效能和功能，但代价是较高的工艺复杂度和工艺成本。对于保持集成电路市场的指数增长而言，由于此指数增长是通过降低每个功能的成本而不损害效能来推动的，每片晶圆成本的增加提出了新的挑战。
技术实现思路
根据一些实施例提供半导体结构的制造方法。此方法包含沉积介电层；在介电层上方形成遮罩，此遮罩具有第一开口露出介电层的第一区；将杂质布植至介电层的第一区中；在介电层中形成第二开口和第三开口，第二开口位于第一区，第三开口位于第二区；以及在第二开口和第三开口中沉积金属层，其中第二开口中的金属层形成第一导电元件且第三开口中的金属层形成第二导电元件。根据另一些实施例提供半导体结构的制造方法。此方法包含沉积介电层；在介电层中形成第一开口；将杂质掺入介电层中；在介电层中形成第二开口；以及在第一开口和第二开口中形成金属层，其中沿着第一开口的侧壁掺入杂质，其中第一开口中的金属层形成第一导电元件且第二开口中的金属层形成第二导电元件。根据又另一些实施例提供半导体结构。此半导体结构包含在基底上的介电层；延伸穿过介电层的第一导电元件；以及延伸穿过介电层的第二导电元件，其中第一导电元件包含第一金属的α相金属且第二导电元件包含第一金属的β相金属，其中相较于邻近第一导电元件的介电层，邻近第二导电元件的介电层包含较高浓度的杂质。附图说明通过以下的详细描述配合说明书附图，可以更加理解本专利技术实施例的内容。需强调的是，根据产业上的标准惯例，许多部件(feature)并未按照比例绘制。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意地增加或减少。图1至9根据一些实施例示出在形成具有不同电阻的接触件的过程中各个中间阶段的剖面示意图。图10至17根据一些实施例示出具有不同电阻的接触件的制造过程中各个中间阶段的剖面示意图。图18A、18B、19A和19B根据一些实施例示出在互连系统的层间介电层中形成的横向传导电阻器结构的剖面示意图和平面概略图。附图标记说明：11～接触蚀刻停止层；21～蚀刻停止层；50～半导体基底；54～源极/漏极区；58～鳍片；60～鳍式场效晶体管装置；62～浅沟槽隔离区；64～导电栅极层；66～栅极介电层；68～栅极结构；70～下层间介电质；72～间隔物；73～金属栅极接触插塞开口；74～源极/漏极接触插塞；75～金属栅极接触插塞；76～第一层间介电质；78～第二层间介电质；80～上层间介电质；82～图案化的遮罩；83～遮罩；84、92～杂质；85～接触导孔开口；88～低电阻源极/漏极接触导孔；89～高电阻源极/漏极接触导孔；90、91～开口；94～横向传导高电阻结构；108～M1线；110～第一金属间介电层；111～蚀刻停止层。具体实施方式以下内容提供许多不同实施例或范例，用于实施本专利技术实施例的不同部件。组件和配置的具体范例描述如下，以简化本专利技术实施例。当然，这些仅仅是范例，并非用于限定本专利技术实施例。举例来说，叙述中若提及第一部件形成于第二部件上或上方，可能包含形成第一部件和第二部件直接接触的实施例，也可能包含额外的部件形成于第一部件和第二部件之间，使得第一部件和第二部件不直接接触的实施例。另外，本专利技术实施例在不同范例中可重复使用参考数字及/或字母。此重复是为了简化和清楚的目的，并非代表所讨论的不同实施例及/或组态之间有特定的关系。此外，本文可能使用空间相对用语，例如“在……之下”、“在……下方”、“下方的”、“在……上方”、“上方的”及类似的用词，这些空间相对用语为了便于描述如图所示的一个(些)元件或部件与另一个(些)元件或部件之间的关系。这些空间相对用语包含使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则在此所使用的空间相对形容词也将依转向后的方位来解释。本专利技术实施例描述导电结构的实施例，包含导电材料的高电阻率相或导电材料的低电阻率相。在一些实施例中，可以利用在此描述的方法，使得使用相同的沉积工艺步骤同时形成两种类型的结构。可以通过在沉积导电材料之前进行的预处理工艺来控制导电材料的相，其中预处理工艺降低导电材料中的相变，借此使导电材料处于高电阻率相。在一些实施例中，用于同时形成导电材料的双电阻率相的方法可以应用于形成具有实质上不同的电阻(Rc)的接触件。本专利技术实施例在接触件的背景下说明此应用，电流可以经由这些接触件在鳍式场效晶体管(鳍状3D金属氧化物半导体场效晶体管(metal-oxide-semiconductorfield-effecttransistors，MOSFET))的源极/漏极电极和金属-1(metal-1，M1)线之间垂直流动。通常而言，接触件是指包含一或多个垂直传导部件的导电路径，此垂直传导部件将形成于半导体基底中的电子装置的电极物理性和电性连接至接触件之上的互连结构的导电元件。范例接触件的垂直传导部件嵌入(inlaid)绝缘层中，称为层间介电(interlayerdielectric，ILD)层并介于鳍式场效晶体管和M1线之间。具有高电阻的接触件可以作为与各个电极串联连接的电阻器组件，而具有低电阻的接触件可用于如电路设计指定的经由集成电路的多层(multilevel)互连系统将电极直接连接至其他电子装置、电源供应或信号线。虽然同时形成双电阻率导电材料的方法的各面向是在接触件将鳍式场效晶体管装置的源极/漏极电极连接至范例多层互连系统的M1线的背景下讨论，但其他实施例可以使用其他导电结构、其他电子装置和其他多层互连系统来利用本专利技术实施例的各面向。此外，一些实施例可以分别形成具有高电阻和低电阻的导电结构(例如接触件、线等)，而不是同时形成。图1～9根据一些实施例示出在形成具有不同电阻的接触件的过程中各个中间阶段的剖面示意图。先参照图1，示出鳍式场效晶体管装置60形成为从半导体基底50突出的半导体突起(又称为鳍片)58的鳍状条，称为半导体鳍片。如图1所示的基底50可以是半导体基底，例如块体(bulk)本文档来自技高网...

【技术保护点】
1.一种半导体结构的制造方法，包括：/n沉积一介电层；/n在该介电层上方形成一遮罩，该遮罩具有一第一开口露出该介电层的一第一区；/n将多个杂质布植至该介电层的该第一区中；/n在该介电层中形成一第二开口和一第三开口，该第二开口位于该第一区，该第三开口位于一第二区；以及/n在该第二开口和该第三开口中沉积一金属层，其中该第二开口中的该金属层形成一第一导电元件，且该第三开口中的该金属层形成一第二导电元件。/n

【技术特征摘要】
20181031 US 62/753,691;20190805 US 16/532,2181.一种半导体结构的制造方法，包括：
沉积一介电层；
在该介电层上方形成一遮罩，该遮罩具有一第一开口露出该介...

【专利技术属性】
技术研发人员：李佳恩，黄柏瑜，林诗哲，王朝勋，赵高毅，王美匀，张峰瑜，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71