半导体结构的制造方法技术

提供利用双电阻率导电材料形成垂直传导和横向传导的低成本电阻器结构的方法。使用单个沉积工艺步骤将双电阻率导电材料沉积于介电层的开口中。通过以杂质预处理介电材料的一部分来稳定钨的高电阻率β相。介电材料中含有杂质的部分包含横向邻近需要高电阻率β‑W的区域。在后续的钨沉积步骤期间，杂质可能会扩散出来并掺入钨中，借此使金属稳定在高电阻率β‑W相中。在未经杂质预处理的区域中，β‑W转变为钨的低电阻率α相。

Manufacturing method of semiconductor structure

【技术实现步骤摘要】
半导体结构的制造方法
本专利技术实施例涉及半导体制造技术，特别涉及具有不同电阻的导电部件。
技术介绍
通过半导体技术的创新，例如多重图案化以减少部件(例如线、间隔和孔)的最小尺寸、三维(three-dimensional，3D)晶体管(例如鳍式场效晶体管(finfield-effecttransistor，FinFET))和更多互连层，半导体产业持续增加集成电路(integratedcircuits，IC)中的电子组件(例如晶体管、二极管、电阻器、电容器等)和互连部件(例如接触件、导孔(vias)、线、焊垫(bondpads)等)的密度。增加组件密度的另一种方法是将电子组件嵌入堆叠于半导体基底之上的互连系统。这些创新中的多者提升集成电路的效能和功能，但代价是较高的工艺复杂度和工艺成本。对于保持集成电路市场的指数增长而言，由于此指数增长是通过降低每个功能的成本而不损害效能来推动的，每片晶圆成本的增加提出了新的挑战。
技术实现思路
根据一些实施例提供半导体结构的制造方法。此方法包含沉积介电层；在介电层上方形成遮罩，此遮罩具有第一本文档来自技高网...

【技术保护点】
1.一种半导体结构的制造方法，包括：/n沉积一介电层；/n在该介电层上方形成一遮罩，该遮罩具有一第一开口露出该介电层的一第一区；/n将多个杂质布植至该介电层的该第一区中；/n在该介电层中形成一第二开口和一第三开口，该第二开口位于该第一区，该第三开口位于一第二区；以及/n在该第二开口和该第三开口中沉积一金属层，其中该第二开口中的该金属层形成一第一导电元件，且该第三开口中的该金属层形成一第二导电元件。/n

【技术特征摘要】
20181031 US 62/753,691;20190805 US 16/532,2181.一种半导体结构的制造方法，包括：
沉积一介电层；
在该介电层上方形成一遮罩，该遮罩具有一第一开口露出该介...

【专利技术属性】
技术研发人员：李佳恩，黄柏瑜，林诗哲，王朝勋，赵高毅，王美匀，张峰瑜，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71