一种半导体测试平台上负载测试基板锁紧装置制造方法及图纸

本实用新型专利技术公开一种半导体测试平台上负载测试基板锁紧装置；包括一块主锁紧板和若干个副锁紧板；并且所述的主锁紧板和副锁紧板的内侧均设置有一块凸板；该所述的凸板从主锁紧板和副锁紧板的下端向上凹陷设置，而主锁紧板和副锁紧板的上端均向上凸起，在主锁紧板和副锁紧板的内侧构成整体凸板。本实用新型专利技术可以有效的保护测试基板，防止其被测试针划伤以及外力拉扯可能造成基板损坏的情况。

A locking device for load test substrate on semiconductor test platform

【技术实现步骤摘要】
一种半导体测试平台上负载测试基板锁紧装置
本技术涉及半导体测试设备领域，具体说是一种半导体测试平台上负载测试基板锁紧装置。
技术介绍
在半导体测试行业中，在高规格的ULTRAFLEX测试平台上，通常是在负载测试基板上直接打孔，将负载测试基板直接安装在测试平台上的，不通过其他设备安装固定保护，这样设置后当半导体的测试头与测试机的机械臂在连接移动的时候，首先是测试针有可能会划过测试基板的表面，造成划伤基板的情况，影响测试效果；另一方面就是有可能在外力的拉扯下造成基板的毁坏损伤，不能很好的保护负载测试基板。
技术实现思路
技术目的：针对上述现有技术存在的不足，提供一种半导体测试平台上负载测试基板锁紧装置。技术方案：为了实现上述技术目的，本技术采用的技术方案如下：一种半导体测试平台上负载测试基板锁紧装置；包括一块主锁紧板和若干个副锁紧板；并且所述的主锁紧板和副锁紧板的内侧均设置有一块凸板；该所述的凸板从主锁紧板和副锁紧板的下端向上凹陷设置，而主锁紧板和副锁紧板的上端均向上凸起，在主锁紧板和副锁紧板的内侧构成整体凸板；且所述的主锁紧板和副锁紧板的边侧部位还设置有对应的螺纹孔；并且所述的主锁紧板的凹陷部位和副锁紧板的凸出部位的尺寸是相吻合的，所述的副锁紧板叠放在主锁紧板上时，主锁紧板的凸板的上端相应插入至副锁紧板的凸板的下端凹陷内，从而可以叠放设置；而负载测试基板放置在主锁紧板上凸板的下端凹陷处。作为优选，所述的主锁紧板和副锁紧板上的凸板上均设置有间隔均匀分布的过线孔。作为优选，所述的凸板上设置的过线孔共间隔均匀的设置有四个。作为优选，所述的主锁紧板上的凸板还设置有与负载基板上相对应的电路。作为优选，所述的主锁紧板和副锁紧板的下端端面上设置有定位孔；而主锁紧板和副锁紧板的上端端面上则设置有与定位孔相对应的凸起的定位块。作为优选，所述的定位孔上还向两侧延伸设置有对称的防转槽；而所述的定位块上则相应设置有位置及尺寸对应的防转条。作为优选，所述的螺纹孔配备有长度不一的固定螺杆；且所述的螺纹孔上下侧设置有两组，每一组均间隔均匀的设置有四个。有益效果：本技术与现有技术相比，具有以下优点：(1)本装置中是设置一个主锁紧板，在主锁紧板的内侧设置一个凸板，凸板会形成一个上方的凸起的区域以及下方的凹陷区域；主锁紧板的上下侧部位设置螺纹孔用于安装在测试平台上，而负载测试基板则放置在凸板形成的区域内，凸板上设置相应的出线孔用于接出负载测试基板上的信息线；通过将主锁紧板固定在测试平台上就将负载测试基板固定在测试平台上，并且通过出线孔的设置不妨碍基板与测试平台的线路连接；这样设置后可以有效的保护测试基板，防止其被测试针划伤以及外力拉扯可能造成基板损坏的情况；(2)本装置中不仅设置一个主锁紧板还可相应设置多个副锁紧板，并且通过凸板的设置使主锁紧板和副锁紧板可以叠放设置，并且叠放后螺纹孔的安装位置对应，这样可以将主锁紧板和副锁紧板相应同时安装在测试平台上，这样设置主要是为了增加基板的安装稳固程度，有效的保护测试基板不被意外情况毁坏；而且通过设置定位块和定位孔以及防转槽和防转条可以很方便的实现多个副锁紧板叠放安装的情况，使用方便。附图说明图1为本技术结构示意图；图2为本技术中主、副锁紧板叠放侧视图；图3为本技术中主锁紧板侧视图。具体实施方式下面结合附图和具体实施例，进一步阐明本技术，本实施例在以本技术技术方案为前提下进行实施，应理解这些实施例仅用于说明本技术而不用于限制本技术的范围。如图1、图2和图3所示，一种半导体测试平台上负载测试基板锁紧装置；包括一块主锁紧板1和若干个副锁紧板2；并且所述的主锁紧板1和副锁紧板2的内侧均设置有一块凸板3；该所述的凸板3从主锁紧板1和副锁紧板2的下端向上凹陷设置，而主锁紧板1和副锁紧板2的上端均向上凸起，在主锁紧板1和副锁紧板2的内侧构成整体凸板3；且所述的主锁紧板1和副锁紧板2的边侧部位还设置有对应的螺纹孔4；并且所述的主锁紧板1的凹陷部位和副锁紧板2的凸出部位的尺寸是相吻合的，所述的副锁紧板2叠放在主锁紧板1上时，主锁紧板1的凸板3的上端相应插入至副锁紧板2的凸板3的下端凹陷内，从而可以叠放设置；而负载测试基板放置在主锁紧板1上凸板3的下端凹陷处。所述的主锁紧板1和副锁紧板2上的凸板3上均设置有间隔均匀分布的过线孔5；所述的凸板3上设置的过线孔5共间隔均匀的设置有四个；所述的主锁紧板1上的凸板3还设置有与负载基板上相对应的电路6。所述的主锁紧板1和副锁紧板2的下端端面上设置有定位孔7；而主锁紧板1和副锁紧板2的上端端面上则设置有与定位孔7相对应的凸起的定位块8；所述的定位孔7上还向两侧延伸设置有对称的防转槽9；而所述的定位块8上则相应设置有位置及尺寸对应的防转条10。所述的螺纹孔4配备有长度不一的固定螺杆；且所述的螺纹孔4上下侧设置有两组，每一组均间隔均匀的设置有四个。本装置中是设置一个主锁紧板，在主锁紧板的内侧设置一个凸板，凸板会形成一个上方的凸起的区域以及下方的凹陷区域；主锁紧板的上下侧部位设置螺纹孔用于安装在测试平台上，而负载测试基板则放置在凸板形成的区域内，凸板上设置相应的出线孔用于接出负载测试基板上的信息线；通过将主锁紧板固定在测试平台上就将负载测试基板固定在测试平台上，并且通过出线孔的设置不妨碍基板与测试平台的线路连接；这样设置后可以有效的保护测试基板，防止其被测试针划伤以及外力拉扯可能造成基板损坏的情况。本装置中不仅设置一个主锁紧板还可相应设置多个副锁紧板，并且通过凸板的设置使主锁紧板和副锁紧板可以叠放设置，并且叠放后螺纹孔的安装位置对应，这样可以将主锁紧板和副锁紧板相应同时安装在测试平台上，这样设置主要是为了增加基板的安装稳固程度，有效的保护测试基板不被意外情况毁坏；而且通过设置定位块和定位孔以及防转槽和防转条可以很方便的实现多个副锁紧板叠放安装的情况，使用方便。具体实施方式只是本技术的一个优选实施例，并不是用来限制本技术的实施与权利要求范围的，凡依据本技术申请专利保护范围所述的内容做出的等效变化和修饰，均应包括于本技术专利申请范围内。本文档来自技高网...

【技术保护点】
1.一种半导体测试平台上负载测试基板锁紧装置，其特征在于:包括一块主锁紧板(1)和若干个副锁紧板(2)；并且所述的主锁紧板(1)和副锁紧板(2)的内侧均设置有一块凸板(3)；该所述的凸板(3)从主锁紧板(1)和副锁紧板(2)的下端向上凹陷设置，而主锁紧板(1)和副锁紧板(2)的上端均向上凸起，在主锁紧板(1)和副锁紧板(2)的内侧构成整体凸板(3)；且所述的主锁紧板(1)和副锁紧板(2)的边侧部位还设置有对应的螺纹孔(4)；并且所述的主锁紧板(1)的凹陷部位和副锁紧板(2)的凸出部位的尺寸是相吻合的，所述的副锁紧板(2)叠放在主锁紧板(1)上时，主锁紧板(1)的凸板(3)的上端相应插入至副锁紧板(2)的凸板(3)的下端凹陷内，从而可以叠放设置；而负载测试基板放置在主锁紧板(1)上凸板(3)的下端凹陷处。/n

【技术特征摘要】
1.一种半导体测试平台上负载测试基板锁紧装置，其特征在于:包括一块主锁紧板(1)和若干个副锁紧板(2)；并且所述的主锁紧板(1)和副锁紧板(2)的内侧均设置有一块凸板(3)；该所述的凸板(3)从主锁紧板(1)和副锁紧板(2)的下端向上凹陷设置，而主锁紧板(1)和副锁紧板(2)的上端均向上凸起，在主锁紧板(1)和副锁紧板(2)的内侧构成整体凸板(3)；且所述的主锁紧板(1)和副锁紧板(2)的边侧部位还设置有对应的螺纹孔(4)；并且所述的主锁紧板(1)的凹陷部位和副锁紧板(2)的凸出部位的尺寸是相吻合的，所述的副锁紧板(2)叠放在主锁紧板(1)上时，主锁紧板(1)的凸板(3)的上端相应插入至副锁紧板(2)的凸板(3)的下端凹陷内，从而可以叠放设置；而负载测试基板放置在主锁紧板(1)上凸板(3)的下端凹陷处。


2.根据权利要求1所述的一种半导体测试平台上负载测试基板锁紧装置，其特征在于:所述的主锁紧板(1)和副锁紧板(2)上的凸板(3)上均设置有间隔均匀分布的过线孔(5)。


3.根据权利要求2所述的一种半导体测试平台上负...

【专利技术属性】
技术研发人员：刘东明，杨小龙，
申请(专利权)人：上海旻艾半导体有限公司，
类型：新型
国别省市：上海;31