半导体器件及其形成方法技术

本发明专利技术提供了一种半导体器件及其形成方法，所述半导体器件包括：PMOS管有源区、P型离子掺杂区；所述多晶硅区包括PMOS管多晶硅栅极区；所述PMOS管多晶硅栅极区覆盖部分所述PMOS管有源区；所述P型离子掺杂区完全覆盖所述PMOS管有源区和所述PMOS管多晶硅栅极区；所述PMOS管多晶硅栅极区被所述P型离子掺杂区完全覆盖，避免了在PMOS管多晶硅栅极区形成SP/SN交界区域导致的一系列问题(金属硅化物生长不均匀或断开问题)，从而提高半导体器件的电性能和良率。

Semiconductor device and its forming method

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术属于集成电路制造
，具体涉及一种半导体器件及其形成方法。
技术介绍
半导体集成电路中包含大量的NMOS晶体管和PMOS晶体管，所谓NMOS晶体管是在半导体衬底的P型有源区上形成栅极，并在栅极两侧的有源区内注入N型杂质形成源/漏极的器件，因其形成的位于栅极下方的沟道为N型，故称为N型沟道金属氧化物半导体结构。所谓PMOS晶体管则是在半导体衬底的N型有源区上注入P型杂质形成源/漏区的器件，因其沟道为P型，故称作P型沟道金属氧化物半导体结构。CMOS晶体管由NMOS晶体管和PMOS晶体管组合构成。一种含PMOS晶体管的半导体器件(单独的PMOS晶体管或CMOS晶体管)，沿PMOS晶体管的多晶硅栅极的长度方向上分布有相邻的两离子掺杂区，例如SP区(P型离子掺杂区)和SN区(N型离子掺杂区)，SP区覆盖部分PMOS晶体管的多晶硅栅极，SP区包括位于多晶硅栅极两侧的源、漏级，在生产实践中发现这样的SP区存在问题，PMOS晶体管在多晶硅栅极的SP/SN交界区域的金属硅化物生长存在问题，不均匀或断开，进而影响半导体器件的电性能和良率。
技术实现思路
本专利技术的目的在于提供一种半导体器件及其形成方法，提高半导体器件的电性能和良率。本专利技术提供一种半导体器件，包括：多晶硅区、PMOS管有源区、P型离子掺杂区；所述多晶硅区包括PMOS管多晶硅栅极区；所述PMOS管多晶硅栅极区覆盖部分所述PMOS管有源区；所述P型离子掺杂区完全覆盖所述PMOS管有源区和所述PMOS管多晶硅栅极区；所述PMOS管有源区中形成有位于所述PMOS管多晶硅栅极两侧的PMOS管源、漏极。进一步的，所述多晶硅区还包括第一多晶硅连线区，所述第一多晶硅连线区与所述PMOS管多晶硅栅极区连接，所述P型离子掺杂区覆盖所述第一多晶硅连线区。进一步的，所述多晶硅区还包括位于所述第一多晶硅连线区的PMOS管栅极接触孔区，所述P型离子掺杂区覆盖所述PMOS管栅极接触孔区。进一步的，所述半导体器件为PMOS晶体管。进一步的，所述半导体器件为CMOS晶体管，所述半导体器件还包括N型离子掺杂区，所述N型离子掺杂区由所述P型离子掺杂区在整个所述半导体器件内逻辑运算取反获得。进一步的，所述多晶硅区还包括NMOS管多晶硅栅极区和第二多晶硅连线区，所述PMOS管多晶硅栅极区与所述NMOS管多晶硅栅极区通过所述第二多晶硅连线区连接。进一步的，所述半导体器件还包括NMOS管有源区，所述NMOS管有源区内形成有位于所述NMOS管多晶硅栅极两侧的NMOS管源、漏极。本专利技术还提供一种半导体器件的形成方法，包括：提供半导体衬底，在所述半导体衬底上形成PMOS管有源区；形成多晶硅区，所述多晶硅区包括PMOS管多晶硅栅极区，所述PMOS管多晶硅栅极区覆盖部分所述PMOS管有源区；掺杂P型离子形成P型离子掺杂区，所述P型离子掺杂区完全覆盖所述PMOS管有源区和所述PMOS管多晶硅栅极区；所述PMOS管有源区中位于所述PMOS管多晶硅栅极两侧的区域通过所述掺杂P型离子形成PMOS管源、漏极。进一步的，掺杂P型离子形成P型离子掺杂区包括：注入硼离子，注入的能量范围为20KeV至100KeV，注入的剂量范围为1E14/cm2至9E15/cm2。进一步的，在所述半导体衬底上形成PMOS管有源区的同时，还形成NMOS管有源区；形成多晶硅区，所述多晶硅区还包括NMOS管多晶硅栅极区，所述NMOS管多晶硅栅极区覆盖部分所述NMOS管有源区。进一步的，所述半导体器件的形成方法还包括：掺杂N型离子形成N型离子掺杂区，所述N型离子掺杂区由所述P型离子掺杂区在整个所述半导体器件内逻辑运算取反获得；所述NMOS管有源区中位于所述NMOS管多晶硅栅极两侧的区域通过所述掺杂N型离子形成NMOS管源、漏极。进一步的，掺杂N型离子形成N型离子掺杂区包括：注入磷离子或砷离子，注入的能量范围为20KeV至100KeV，注入的剂量范围为1E14/cm2至9E15/cm2。与现有技术相比，本专利技术具有如下有益效果：本专利技术提供了一种半导体器件及其形成方法，所述半导体器件包括：PMOS管有源区、P型离子掺杂区；所述多晶硅区包括PMOS管多晶硅栅极区；所述PMOS管多晶硅栅极区覆盖部分所述PMOS管有源区；所述P型离子掺杂区完全覆盖所述PMOS管有源区和所述PMOS管多晶硅栅极区；所述PMOS管多晶硅栅极区被所述P型离子掺杂区完全覆盖，避免了在PMOS管多晶硅栅极区形成SP/SN交界区域导致的一系列问题(金属硅化物生长不均匀或断开问题)，从而提高半导体器件的电性能和良率。附图说明图1为本专利技术一实施例的半导体器件的结构示意图。图2为本专利技术另一实施例的半导体器件的结构示意图。图3为本专利技术实施例的半导体器件的形成方法流程示意图。其中，附图标记如下：10-多晶硅区；101-PMOS管多晶硅栅极区；102-第一多晶硅连线区；103-栅极接触孔区；20-PMOS管有源区；201-PMOS管源级；202-PMOS管漏极；203-接触孔区；204-接触孔区；30-P型离子掺杂区；401-PMOS管多晶硅栅极区；402-第二多晶硅连线区；403-栅极接触孔区403；404-NMOS管多晶硅栅极区；51-PMOS管有源区；52-NMOS管有源区；60-P型离子掺杂区；701-接触孔区；702-接触孔区；801-接触孔区；802-接触孔区。具体实施方式如
技术介绍
所述，PMOS晶体管在多晶硅栅极的SP/SN交界区域的金属硅化物生长存在问题。专利技术人深入分析发现，在PMOS晶体管的多晶硅栅极上存在SP(P型离子掺杂区)/SN(N型离子掺杂区)交界区。单独的PMOS晶体管和CMOS晶体管中，SP区作用主要是通过P型离子掺杂形成PMOS晶体管的源、漏区。单独的PMOS晶体管中，SN区N型离子掺杂在多晶硅连线区。CMOS晶体管中，SN区作用主要是通过N型离子掺杂形成NMOS晶体管的源、漏区。半导体器件工艺中，通常在多晶硅栅极表面生长金属硅化物(例如硅化钴)，金属硅化物的电阻小，导电速度快，金属硅化物覆盖在多晶硅栅极(多晶硅制作)表面用于弥补多晶硅电阻大，导电速度慢的缺点。PMOS晶体管的多晶硅栅极的SP/SN交界处容易出现P型离子掺杂区和N型离子掺杂区交叠(都掺杂)或空隙(都没掺杂)，导致金属硅化物生长出现问题(例如不均匀或断开)，当SP/SN交界处的金属硅化物断开时，多晶硅栅极在SP/SN交界处的电阻很大，在非交界处由于有金属硅化物的覆盖电阻很小，如此一来，导致半导体器件承受的电压差很大，影响了半导体器件(晶体管)的电性能。同时多晶硅栅极在晶体管器件中具有导电性，电性能与掺杂密切相关，SP/SN交界处都掺杂或都没掺杂也影响半导体器件(晶体管)的电性能和良率。基本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：多晶硅区、PMOS管有源区、P型离子掺杂区；/n所述多晶硅区包括PMOS管多晶硅栅极区；/n所述PMOS管多晶硅栅极区覆盖部分所述PMOS管有源区；/n所述P型离子掺杂区完全覆盖所述PMOS管有源区和所述PMOS管多晶硅栅极区；/n所述PMOS管有源区中形成有位于所述PMOS管多晶硅栅极两侧的PMOS管源、漏极。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：多晶硅区、PMOS管有源区、P型离子掺杂区；
所述多晶硅区包括PMOS管多晶硅栅极区；
所述PMOS管多晶硅栅极区覆盖部分所述PMOS管有源区；
所述P型离子掺杂区完全覆盖所述PMOS管有源区和所述PMOS管多晶硅栅极区；
所述PMOS管有源区中形成有位于所述PMOS管多晶硅栅极两侧的PMOS管源、漏极。


2.如权利要求1所述的半导体器件，其特征在于，所述多晶硅区还包括第一多晶硅连线区，所述第一多晶硅连线区与所述PMOS管多晶硅栅极区连接，所述P型离子掺杂区覆盖所述第一多晶硅连线区。


3.如权利要求2所述的半导体器件，其特征在于，所述多晶硅区还包括位于所述第一多晶硅连线区的PMOS管栅极接触孔区，所述P型离子掺杂区覆盖所述PMOS管栅极接触孔区。


4.如权利要求1至3任意一项所述的半导体器件，其特征在于，所述半导体器件为PMOS晶体管。


5.如权利要求1所述的半导体器件，其特征在于，所述半导体器件为CMOS晶体管，所述半导体器件还包括N型离子掺杂区，所述N型离子掺杂区由所述P型离子掺杂区在整个所述半导体器件内逻辑运算取反获得。


6.如权利要求5所述的半导体器件，其特征在于，所述多晶硅区还包括NMOS管多晶硅栅极区和第二多晶硅连线区，所述PMOS管多晶硅栅极区与所述NMOS管多晶硅栅极区通过所述第二多晶硅连线区连接。


7.如权利要求6所述的半导体器件，其特征在于，所述半导体器件还包括NMOS管有源区，所述NMOS管有源区内形成有位于所述NMOS管多晶硅栅极两侧的NMOS管源、漏极。


8.一...

【专利技术属性】
技术研发人员：邵永军，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42