存储器及半导体器件制造技术

本实用新型专利技术公开一种存储器及半导体器件。该半导体器件包括：衬底，在所述衬底上设置绝缘的基台；鳍，设置于所述基台上表面；第一介电层，设置在相邻的鳍之间，使各个鳍独立存在；晶体管，设置在鳍内，与鳍成一定的角度交叉。可以采用体硅为衬底制作半导体器件，并且整个制作工艺简单，该低漏电流的半导体器件的成本较低。

Memory and semiconductor devices

【技术实现步骤摘要】
存储器及半导体器件
本技术总体来说涉及一种半导体技术，具体而言，涉及一种存储器及半导体器件。
技术介绍
DRAM存储器中的存储单元对晶体管漏电流特别敏感，晶体管的漏电流越小则存储单元的保留时间(retentiontime)和感测裕度(sensingmargin)越好。其中，栅诱导漏极泄漏电流(GIDL)对晶体管的可靠性影响较大。在半导体制作工艺中，通常采用SOI(Silicon-On-Insulator)技术来实现降低晶体管的漏电流的效果。SOI技术通常是在绝缘体上形成一层半导体薄膜，然后再在半导体薄膜上制作出晶体管，这样能显著降低晶体管的漏电流的产生。但是由于SOI衬底的加工难度大、成本较高，采用SOI技术加工出的半导体芯片的成本也相应较高。成本过高的SOI技术不宜用于生产DRAM(动态随机存取存储器)存储器。因此，亟需一种能在体硅上加工出漏电流小的晶体管的生产工艺。在所述
技术介绍
部分公开的上述信息仅用于加强对本技术的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本技术的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种半导体器件，其包括：衬底，在所述衬底上设置绝缘的基台；鳍，设置于所述基台上表面；第一介电层，设置在相邻的鳍之间，使各个鳍独立存在；晶体管，设置在鳍内，与鳍成一定的角度交叉。根据本技术的一个实施例，所述鳍为竖板状，所述基台为沿所述鳍的底部延伸的条形凸台。根据本技术的一个实施例，所述基台与鳍相连的竖直部分的厚度的取值范围为10-100nm。根据本技术的一个实施例，所述基台的水平部分的厚度的取值范围为5-60nm。根据本技术的一个实施例，所述晶体管为三极管或二极管。根据本技术的一个实施例，所述鳍与所述第一介电层之间还设置有保护膜。根据本技术的一个实施例，所述保护膜为氮化硅。根据本技术的一个实施例，所述衬底为硅、碳化硅或锗硅衬底。根据本技术的一个实施例，所述晶体管与鳍成一定的角度为15度到90度。本技术还提出了一种存储器，其包括如上所述的半导体器件。由上述技术方案可知，采用上述半导体器件的优点和积极效果在于：鳍的底部具有绝缘的基台，鳍的两侧具有绝缘的第一介电层，因此鳍被绝缘材料所包围，实现了鳍与衬底之间的绝缘。以鳍为基底，在鳍内制作出晶体管，晶体管相应地也被绝缘材料所包围，晶体管的漏电流减小，尤其是栅诱导漏极泄漏电流(GIDL)能显著降低。由于可以采用体硅为衬底制作该半导体器件，并且整个制作工艺简单，低漏电流的半导体器件的成本较低。这种方法特别适合制作DRAM存储器。附图说明通过结合附图考虑以下对本技术的优选实施例的详细说明，本技术的各种目标、特征和优点将变得更加显而易见。附图仅为本技术的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：图1是根据一示例性实施方式示出的一种半导体器件的立体示意图；图2是根据一示例性实施方式示出的一种半导体器件的全剖示意图；图3是根据一示例性实施方式示出的一种制造半导体器件的方法的流程图；图4是根据一示例性实施方式示出的进行步骤S1后的半导体器件半成品的全剖示意图；图5是根据一示例性实施方式示出的进行步骤S2后的半导体器件半成品的全剖示意图；图6是根据一示例性实施方式示出的进行步骤S31后的半导体器件半成品的全剖示意图；图7是根据一示例性实施方式示出的进行步骤S32后的半导体器件半成品的全剖示意图；图8是根据一示例性实施方式示出的进行步骤S4后的半导体器件半成品的全剖示意图；图9是根据一示例性实施方式示出的进行步骤S5后的半导体器件半成品的全剖示意图；图10是根据一示例性实施方式示出的进行步骤S6后的半导体器件半成品的全剖示意图；图11是根据一示例性实施方式示出的进行步骤S71后的半导体器件半成品的全剖示意图；图12是根据一示例性实施方式示出的进行步骤S72后的半导体器件半成品的全剖示意图；图13是根据一示例性实施方式示出的进行步骤S73中沉积第二介电层后的半导体器件半成品的全剖示意图；图14是根据一示例性实施方式示出的进行步骤S73中形成第一电极后的半导体器件半成品的全剖示意图；图15是根据一示例性实施方式示出的进行步骤S73中沉积第三介电层后的半导体器件半成品的全剖示意图；其中，附图标记说明如下：1、半导体器件；11、衬底本体；111、保护层；100、晶体管；12、鳍；121、第一掺杂区；122、第二掺杂区；13、保护膜；14、基台；15、绝缘层；16、第一介电层；17、沟槽；18、第二介电层；19、第一电极；20、第三介电层；21、第一多晶硅层；22、第二多晶硅层；23、第二电极；24、第三电极；161、缝隙。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本技术将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。本实施例公开了一种存储器。该存储器可以是DRAM存储器。该储存器中包括至少一个半导体器件1，图1和图2展示了该半导体器件1。参照图3，图3显示了本实施例中的一种半导体器件1的制作方法。该制作方法包括步骤S1～步骤S7。参照图4，步骤S1：在衬底的表面蚀刻出鳍12；衬底可以为衬底为硅、碳化硅或锗硅衬底。该衬底优选为体硅，体硅的成本低廉。衬底可以是大致的平板状。衬底的表面上预先形成一层保护层111，保护层111可以是氮化硅薄膜。在蚀刻衬底时可以是采用干刻法或湿刻法将在衬底上不需要形成鳍12的区域进行蚀刻，而对需要形成鳍12的区域进行保留，从而在蚀刻薄衬底后形成凸出于衬底本体11表面的鳍12。单个鳍12构造为竖板结构，该竖板不限于限制为平板，竖板的表面也不限于平面，竖板的表面还可以是曲面等不规则的面，在此不做限制。鳍12优选为直条形的竖板。衬底是N阱型或P阱型衬底。P阱型衬底中注入了三价杂质离子，例如掺入硼、铟、镓离子，N阱型衬底中注入了五价杂质离子，例如磷、砷、锑离子。鳍12的导电类型与衬底相同，即两者同为P阱型或N阱型。参照图5，步骤S2：在鳍12上形成一层用于防止鳍12氧化的保护膜13；保护膜13完全覆盖鳍12，图1以及图5～15本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：/n衬底，在所述衬底上设置绝缘的基台；/n鳍，设置于所述基台上表面；/n第一介电层，设置在相邻的鳍之间，使各个鳍独立存在；/n晶体管，设置在鳍内，与鳍成一定的角度交叉。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
衬底，在所述衬底上设置绝缘的基台；
鳍，设置于所述基台上表面；
第一介电层，设置在相邻的鳍之间，使各个鳍独立存在；
晶体管，设置在鳍内，与鳍成一定的角度交叉。


2.根据权利要求1所述的半导体器件，其特征在于，所述鳍为竖板状，所述基台为沿所述鳍的底部延伸的条形凸台。


3.根据权利要求2所述的半导体器件，其特征在于，所述基台与鳍相连的竖直部分的厚度的取值范围为10-100nm。


4.根据权利要求2所述的半导体器件，其特征在于，所述基台的水平部分的厚度的取值范围为5-60nm。
...

【专利技术属性】
技术研发人员：韩清华，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34