一种构槽式功率晶体管GD端夹止结构及其制备方法技术

本发明专利技术提供了一种构槽式功率晶体管GD端夹止结构及其制备方法，包括N掺杂区6或P掺杂区5或P井区7；所述N掺杂区6和所述P掺杂区5在沟槽内的所述多晶硅（Poly‑Si）层8中相间排列，即一个所述N掺杂区6挨着一个所述P掺杂区5再挨着一个N掺杂区6，以此类推；所述N掺杂区6或P掺杂区5或P井区7在硅衬底外延片1里面，本发明专利技术提供一个新的结构，和其它结构相比，可达到节省工艺流程与成本的目的，另一方面本发明专利技术使得器件电流与路径阻值的乘积不易大于内建寄生的晶体管的Vbe电压让三极管导通，因而容易维持原本雪崩崩溃(UIS)的能力及降低snapback发生的机率，本发明专利技术所以能完成中高电压的产品，却又不失过保护的能力，大大提升产品的应用范围。

GD end clamping structure of slotted power transistor and its preparation method

【技术实现步骤摘要】
一种构槽式功率晶体管GD端夹止结构及其制备方法
本专利技术涉及电子元器件、半导体、集成电路，尤其涉及一种构槽式功率晶体管GD端夹止结构及其制备方法。
技术介绍
功率金属氧化物半导体场效晶体管PowerMOSFET(Metal-Oxide-SemiconductorField-Effect-Transistor)其结构可区分为沟槽(trench)结构及平面(planar)结构，其中沟槽结构因为元胞尺寸(CellPitch)较小，可得到较佳的阻值，因而被广泛应用在电压200V以下，而200V以上因阻值与元胞尺寸的关链性较低，多用平面结构来完成。近年来因其科技发展越来越快速，功率金属氧化物半导体场效晶体管PowerMOSFET(Metal-Oxide-SemiconductorField-Effect-Transistor)的过保护的功能也就相对的重要。
技术实现思路
本专利技术提供一个新的汲极和源极端的过保护结构，其电路图如图1，其结构同时也能增加其组件的雪崩崩溃(UIS)能力。本专利技术解决其技术问题所采用的技术方案是：一种构槽式功率晶体管GD端夹止结构，包括：一硅衬底外延片1；一闸极氧化层，是成长在所述已蚀刻的硅衬底外延片1上；一多晶硅（Poly-Si）层8，是沈积在所述蚀刻的沟槽内；包括N掺杂区6或P掺杂区5或P井区7；所述P掺杂区5以离子布值及加热扩散方式来形成；所述N掺杂区6是以采用高能量、高剂量的离子布值形成；所述N掺杂区6和所述P掺杂区5在沟槽内的所述多晶硅（Poly-Si）层8中相间排列，即一个所述N掺杂区6挨着一个所述P掺杂区5再挨着一个N掺杂区6，以此类推；所述N掺杂区6或P掺杂区5或P井区7在硅衬底外延片1里面；一介电层(ILD)4，位于硅衬底外延片1上方；一源极金属层2，连接其多晶硅内外围的一侧N掺杂区6；一闸极金属层3，连接其多晶硅内外围的另一侧N掺杂区6。进一步地，所述N掺杂区6与所述P掺杂区5各自的长度、深度、数量及浓度依所需特性要求不同。进一步地，所述构槽式功率晶体管GD端夹止结构同样的设计方式可用于闸极（gate）或源极（source）二端，所述构槽式功率晶体管GD端夹止结构和其他将多晶硅（Poly-Si）做于表面上不同，所述构槽式功率晶体管GD端夹止结构只需利用一般的沟槽制程，将其制作在所需的多晶硅（Poly-Si）沟槽内，称为多重基纳二极管。本专利技术还提供了一种构槽式功率晶体管GD端夹止结构的制备方法，包括如下步骤：S1：在硅衬底外延片1上完成基本的蚀刻制程并生长所述闸极氧化层；S2：沉积所述多晶硅（Poly-Si）层8；S3：用第一道光罩(AA)，并进行相应第一形状的刻蚀；S4：对第S2步所刻蚀出的所述第一形状进行底部圆滑处理，同时进行刻蚀后多晶硅（Poly-Si）内的P掺杂区5和P井区7制备；S5：用第二道光罩(Poly)蚀刻出将要留的闸极氧化层区块，接着完成多晶硅（Poly-Si）的N掺杂区6制备；S6：进行介电层(ILD)4沉积；S7：利用化学研磨设备(CMP)对所述介电层(ILD)4加以平坦化其表面；S8：进行第三道光罩(Contact；S9：在所述第三形状位置蚀刻后，以便形成孔隙连接金属连接；S10：金属(Al)层的沉积；S11：进行第四道光罩(Metal)，从而形成所述源极金属层2和所述闸极金属层3。进一步地，P掺杂区5、P井区7、N掺杂区6均至少为一个。本专利技术的有益效果是，本专利技术提供一个新的结构，和其它结构相比，因其制程和一般沟槽制程无异，可达到节省工艺流程与成本的目的，另一方面本专利技术使用了深离子植入(Deepimplantation)的技巧，使得器件电流与路径阻值的乘积较不易大于内建寄生的晶体管的Vbe电压让三极管导通，因而容易维持原本雪崩崩溃(UIS)的能力及降低snapback发生的机率，本专利技术所以能完成中高电压的产品，却又不失过保护的能力，大大提升产品的应用范围。附图说明本专利技术的上述内容与其它目的、特性及优点将结合下面的附图进行详细说明，其中相同组件用相同符号来表示：图1本专利技术构槽式功率金氧半场效晶体管电路图。图2本专利技术构槽式功率金氧半场效晶体管外观平面图。图3本专利技术构槽式功率金氧半场效晶体管外观局部截面图。图4本专利技术设计方式用于闸极（gate）和源极（source）二端的电路图。图5本专利技术设计方式用于闸极（gate）和源极（source）二端的外观平面图。图6本专利技术设计方式用于闸极（gate）和源极（source）二端的外观局部截面图。图7本专利技术在硅衬底外延片1上完成基本的蚀刻制程并生长闸极氧化层示意图。图8本专利技术沉积多晶硅（Poly-Si）后再进行多晶硅（Poly-Si）的蚀刻示意图。图9本专利技术用一道光罩完成多晶硅（Poly-Si）内的P掺杂区5及外延片上的P井区7制备示意图。图10本专利技术再以一道光罩完成多晶硅（Poly-Si）内的N掺杂区6制备示意图。图11本专利技术进行介电层ILD的沉积示意图。图12本专利技术介电层ILD的蚀刻以便形成孔隙连接金属连接制备示意图。其中：1为硅衬底外延片；2为源极金属层；3为闸极金属层；4为介电层(ILD)；5为P掺杂区；6为N掺杂区；7为P井区；8为多晶硅（Poly-Si）层。具体实施方式下面详细描述本专利技术的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。在本专利技术的描述中，需要理解的是，术语“上面”、“下表面、“侧面”、“一侧”、“水平面”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的器件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”、“不止”等仅用于描述目的，而不能理解为指示或暗示相对重要性。在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“第一”、“第二”应做广义理解，例如，可以是第三，也可以是第四，或第五；可以是第六，也可以是第七等等，对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。如图1-6所示，为本专利技术一种构槽式功率晶体管GD端夹止结构，包括：一硅衬底外延片1；一闸极氧化层，是成长在所述已蚀刻的硅衬底外延片1上；一多晶硅（Poly-Si）层8，是沈积在所述蚀刻的沟槽内；包括N掺杂区6或P掺杂区5或P井区7；所述P掺杂区5以离子布值及加热扩散方式来形成；所述N掺杂区6是以采用高能量、高剂量的离子布值形成；所述N掺杂区6和所述P掺杂区5在所述多晶硅（Poly-Si）层8中相间排列，即一个所述N掺杂区6挨着一个所述P掺杂区本文档来自技高网...

【技术保护点】
1.一种构槽式功率晶体管GD端夹止结构，其特征在于，包括：/n一硅衬底外延片（1）；/n一闸极氧化层，是成长在所述已蚀刻的硅衬底外延片（1）上；/n一多晶硅（Poly-Si）层（8），是沉积在所述蚀刻的沟槽内；/n包括N掺杂区（6）或P掺杂区（5）或P井区（7）；/n所述N掺杂区（6）和所述P掺杂区（5）在沟槽内的所述多晶硅（Poly-Si）层8中相间排列，即一个所述N掺杂区（6）挨着一个所述P掺杂区（5）再挨着一个N掺杂区（6），以此类推；/n一介电层(ILD)（4），位于硅衬底外延片（1）上方；/n一源极金属层（2），连接其多晶硅内外围的一侧N掺杂区（6）；/n一闸极金属层（3），连接其多晶硅内外围的另一侧N掺杂区（6）。/n

【技术特征摘要】
1.一种构槽式功率晶体管GD端夹止结构，其特征在于，包括：
一硅衬底外延片（1）；
一闸极氧化层，是成长在所述已蚀刻的硅衬底外延片（1）上；
一多晶硅（Poly-Si）层（8），是沉积在所述蚀刻的沟槽内；
包括N掺杂区（6）或P掺杂区（5）或P井区（7）；
所述N掺杂区（6）和所述P掺杂区（5）在沟槽内的所述多晶硅（Poly-Si）层8中相间排列，即一个所述N掺杂区（6）挨着一个所述P掺杂区（5）再挨着一个N掺杂区（6），以此类推；
一介电层(ILD)（4），位于硅衬底外延片（1）上方；
一源极金属层（2），连接其多晶硅内外围的一侧N掺杂区（6）；
一闸极金属层（3），连接其多晶硅内外围的另一侧N掺杂区（6）。


2.根据权利要求1所述的一种构槽式功率晶体管GD端夹止结构，其特征在于，所述N掺杂区（6）与所述P掺杂区（5）各自的长度、深度、数量及浓度依所需特性要求不同。


3.根据权利要求1所述的一种构槽式功率晶体管GD端夹止结构，其特征在于，所述构槽式功率晶体管GD端...

【专利技术属性】
技术研发人员：李振道，
申请(专利权)人：南京融芯微电子有限公司，
类型：发明
国别省市：江苏;32