半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种半导体装置及其制造方法。此装置包括具有高压阱的半导体基板、位于上述半导体基板上的栅极介电层、位于上述栅极介电层上的T型栅极，上述T型栅极具有延伸超出T型栅极的颈部的多个突出结构、设置在上述T型栅极的多个突出结构下方的介电颈部支撑件、设置在上述介电颈部支撑件下方的刻蚀终止部件、设置在上述T型栅极两侧的高压阱中的一对漂移区、以及位于该对漂移区内的一对源极/漏极区。该半导体装置可提升其击穿电压。

Semiconductor device and manufacturing method

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术是关于一种半导体装置，且特别是关于具有刻蚀终止部件的高压半导体装置。
技术介绍
高压半导体装置技术适用于高电压与高功率的集成电路领域，此处的「高压」用语所指的是高击穿电压(breakdowndownvoltage)。传统高压半导体装置，例如双扩散漏极金属氧化物半导体场效应晶体管(DoubleDiffusedDrainMOSFET,DDDMOS)及横向扩散金属氧化物半导体场效应晶体管(LateraldiffusedMOSFET,LDMOS)，主要用于高于或约为18V的元件应用领域。高压半导体装置技术的优点在于符合成本效益，且易相容于其他制造工艺，已广泛应用于显示器驱动IC元件、电源供应器、电力管理、通信、车用电子或工业控制等领域中。双扩散漏极金属氧化物半导体场效应晶体管(DDDMOS)具有体积小、输出电流大的特性，广泛应用在切换式稳压器(switchregulator)中。双扩散漏极是由二个掺杂区形成用于高压金属氧化物半导体场效应晶体管的一源极或一漏极。通常在设计DDDMOS时，主要考虑的是低导通电阻(on-resistance,Ron)以及高击穿电压(breakdownvoltage,BV)。在DDDMOS的设计中，若将漏极与通道区之间的间距(space)缩短(例如，利用自对准制造工艺将漏极自对准于栅极间隙壁)，可降低DDDMOS的导通电阻。然而，DDDMOS的击穿电压会降低且漏电流会增加。因此，虽然现有高压半导体装置大致上合乎其预期目的，其并非在所有方面都完全令人满意。
技术实现思路
本专利技术一实施例提供一种半导体装置，包括：一半导体基板，具有一高压阱；一栅极介电层，位于上述半导体基板上；一T型栅极，位于上述栅极介电层上，上述T型栅极具有延伸超出上述T型栅极的颈部的多个突出结构(overhangs)；一介电颈部支撑件，设置在上述T型栅极的该多个突出结构下方；一刻蚀终止部件，设置在上述介电颈部支撑件下方；一对漂移区，设置在上述T型栅极两侧的上述高压阱中；以及一对源极/漏极区，位于上述漂移区内。本专利技术一实施例提供一种半导体装置的制造方法，包括：提供一半导体基板，其具有一高压阱；于上述基板上形成一栅极介电层；于上述高压阱内形成一对漂移区；于上述栅极介电层上形成一刻蚀终止层；于上述刻蚀终止层上形成一介电颈部支撑件，其中上述刻蚀终止层在形成上述介电颈部支撑件时作为刻蚀终点；于上述栅极介电层上形成一T型栅极，其中上述T型栅极具有延伸超出T型栅极的颈部的多个突出结构(overhangs)于上述介电颈部支撑件上；以及于上述漂移区内形成一对源极/漏极区。附图说明以下将配合所附图式详述本专利技术的实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本专利技术的特征。图1至图3、图4A、图4B、图5、图6是根据本专利技术一实施例绘示出高压半导体装置的制造方法的剖面示意图。图7A是根据本专利技术一实施绘示出高压半导体装置的俯视图。图7B是根据本专利技术另一实施绘示出高压半导体装置的俯视图。图8A至图8B是根据本专利技术一实施绘示出高压半导体装置的漏极的电流-电压关系图。附图标号：10～高压半导体装置；100～半导体基板；100a～主动区；102～高压阱(high-voltagewellregion)；104～隔离结构；106～栅极介电层；108～漂移区；110～刻蚀终止层；110a～刻蚀终止部件；112～介电支撑层；112a～介电颈部支撑件；120～T型栅极；120b～横条部；120b'～突出结构；120n～颈部；120s～侧壁；122～侧壁间隔物；132～源极/漏极区；134～顶部掺杂区；D1～第一距离；D2～第二距离；D3～第三距离；D4～第四距离；E～边缘；S～距离；W～宽度。具体实施方式以下的揭示内容提供许多不同的实施例或范例，以展示本专利技术的不同部件。以下将揭示本说明书各部件及其排列方式的特定范例，用以简化本专利技术叙述。当然，这些特定范例并非用于限定本专利技术。例如，若是本说明书以下的
技术实现思路
叙述了将形成第一部件于第二部件之上或上方，即表示其包括了所形成的第一及第二部件是直接接触的实施例，亦包括了尚可将附加的部件形成于上述第一及第二部件之间，则第一及第二部件为未直接接触的实施例。此外，本专利技术说明中的各式范例可能使用重复的参照符号及/或用字。这些重复符号或用字的目的在于简化与清晰，并非用以限定各式实施例及/或所述配置之间的关系。再者，为了方便描述图示中一元件或部件与另一(些)元件或部件的关系，可使用空间相对用语，例如「在…之下」、「下方」、「下部」、「上方」、「上部」及诸如此类用语。除了图示所绘示之方位外，空间相对用语亦涵盖使用或操作中的装置的不同方位。当装置被转向不同方位时(例如，旋转90度或者其他方位)，则其中所使用的空间相对形容词亦将依转向后的方位来解释。以下说明本专利技术实施例的高压半导体装置及其制造方法。然而，应理解的是，以下的实施例仅用于说明以特定方法制作及使用本专利技术实施例，并非用以局限本专利技术的范围。本领域技术人员将可容易理解在其他实施例的范围内可做各种的修改。再者，虽然下述的方法实施例是以特定顺序进行说明，但其他方法实施例可以另一合乎逻辑的顺序进行，且可包括少于或多于此处讨论的步骤。本专利技术的实施例提供一种高压半导体装置，例如双扩散漏极金属氧化物半导体场效应晶体管(DDDMOS)，其利用位于T型栅极边缘下方的介电颈部支撑件来提升高压半导体装置的击穿电压。如此一来，当增加通道区与漏极之间的间距并缩小高压半导体装置尺寸以改善其导通电阻及降低漏电流时，高压半导体装置仍然能够具有适当或所需的击穿电压。此外，在一些实施例中，本专利技术利用终点侦测(endPointDetection)刻蚀制造工艺(亦称为终点模式(endmode)刻蚀)形成上述介电颈部支撑件。有别于利用时限模式(timemode)刻蚀制造工艺来形成介电颈部支撑件，使用终点模式刻蚀制造工艺能更有效率且精确的控制介电颈部支撑件的厚度，并可扩大操作宽裕度。图1至图6是根据本专利技术的一些实施例，绘示出形成图6的高压半导体装置10在各个不同阶段的制造工艺剖面示意图。图7A及图7B是根据本专利技术不同实施例绘示出高压半导体装置的俯视图，为了简化清晰的目的，图7A及图7B中并未绘示出全部的部件。首先请参照图1，提供一半导体基板100，其具有一高压阱102及至少一隔离结构104。上述隔离结构104用以在半导体基板100的高压阱102内定义出主动区100a，并电性隔离形成于主动区内的半导体基板100之中及/或之上的各式装置结构。在一实施例中，半导体基板100可为硅基本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括︰/n一半导体基板，具有一高压阱；/n一栅极介电层，位于所述半导体基板上；/n一T型栅极，位于所述栅极介电层上，所述T型栅极具有延伸超出所述T型栅极的颈部的多个突出结构；/n一介电颈部支撑件，设置在所述T型栅极的所述多个突出结构下方；/n一刻蚀终止部件，设置在所述介电颈部支撑件下方；/n一对漂移区，设置在所述T型栅极两侧的所述高压阱中；以及/n一对源极/漏极区，位于所述对漂移区内。/n

【技术特征摘要】
1.一种半导体装置，其特征在于，包括︰
一半导体基板，具有一高压阱；
一栅极介电层，位于所述半导体基板上；
一T型栅极，位于所述栅极介电层上，所述T型栅极具有延伸超出所述T型栅极的颈部的多个突出结构；
一介电颈部支撑件，设置在所述T型栅极的所述多个突出结构下方；
一刻蚀终止部件，设置在所述介电颈部支撑件下方；
一对漂移区，设置在所述T型栅极两侧的所述高压阱中；以及
一对源极/漏极区，位于所述对漂移区内。


2.根据权利要求1所述的半导体装置，其特征在于，更包括一侧壁间隔物，覆盖所述介电颈部支撑件且沿着所述T型栅极的所述多个突出结构的侧壁延伸。


3.根据权利要求2所述的半导体装置，其特征在于，所述侧壁间隔物与所述源极/漏极区横向隔开一距离。


4.根据权利要求2所述的半导体装置，其特征在于，所述介电颈部支撑件较所述侧壁间隔物的宽度宽。


5.根据权利要求1所述的半导体装置，其特征在于，所述介电颈部支撑件至少部分环绕所述T型栅极。


6.根据权利要求5所述的半导体装置，其特征在于，所述介电颈部支撑件具有U型的上视轮廓。


7.根据权利要求5所述的半导体装置，其特征在于，所述介电颈部支撑件具有环型的上视轮廓。


8.根据权利要求1所述的半导体装置，其特征在于，所述介电颈部支撑件延伸超出所述多个突出结构的边缘。


9.根据权利要求1所述的半导体装置，其特征在于，所述刻蚀终止部件较所述介电颈部支撑件的宽度宽。


10.根据权利要求1所述的半导体装置，其特征在于，所述刻蚀终止部件包括一导电材料或半导体材料，以作为场板。


11.根据权利要求10所述的半导体装置，其特征在于，所述刻蚀终止部件为多晶硅。<...

【专利技术属性】
技术研发人员：林志威，邱柏豪，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：中国台湾;71