半导体结构制造技术

本文中描述的半导体结构提供了单事件闩锁(SEL)减轻技术。在一个示例中，一种半导体结构包括：半导体基板；p型晶体管，具有设置在半导体基板中的n掺杂区域中的p+源极/漏极区域；n型晶体管，具有设置在半导体基板中的p掺杂区域中的n+源极/漏极区域；n+保护环，设置在n掺杂区域中并且侧向围绕p型晶体管的p+源极/漏极区域；以及p+保护环，设置成侧向围绕n掺杂区域。p+保护环设置在p型晶体管与n型晶体管之间。

Semiconductor structure

【技术实现步骤摘要】
半导体结构
本公开的示例总体上涉及集成电路的半导体结构，并且具体地涉及减轻集成电路的半导体结构中的单事件闩锁(SEL)。
技术介绍
单事件闩锁(SEL)通常是由高能粒子通过器件结构的敏感区域引起的器件中的异常高电流状态。SEL可能导致器件功能丧失。在集成电路中的互补器件结构中(诸如在互补金属氧化物半导体(CMOS)结构中)，SEL可能导致寄生硅控整流器(SCR)结构导通以传导电流。当寄生SCR结构导通时，跨寄生SCR结构的电压降可能导致寄生SCR结构继续传导电流。电流的连续传导可能诸如通过生成热量而损坏集成电路，热量可能导致部件熔化、金属迁移或其他问题。
技术实现思路
本文中描述的示例提供了单事件闩锁(SEL)减轻技术。在本文中描述的示例中，描述了以p型器件(例如，p型金属氧化物半导体(PMOS)器件)为中心的方法。在一些示例中，可以避免不必要的保护环，并且可以减小基板上的器件和保护环的布局尺寸。此外，放置器件可以更简单，并且更容易实现。本公开的一个示例是一种半导体结构。该半导体结构包括：半导体基板；第一p型晶体管，其具有设置在半导体基板中的第一n掺杂区域中的第一p+源极/漏极区域；n型晶体管，其具有设置在半导体基板中的p掺杂区域中的n+源极/漏极区域；第一n+保护环，其设置在第一n掺杂区域中并且侧向围绕第一p型晶体管的第一p+源极/漏极区域；以及p+保护环，其设置成侧向围绕第一n掺杂区域。p+保护环设置在第一p型晶体管与n型晶体管之间。在一些实施例中，第一p型晶体管和n型晶体管是半导体基板上的多个单元之一的至少一部分，多个单元具有相同的布局。在一些实施例中，第一p型晶体管和n型晶体管处于随机布局中。在一些实施例中，半导体结构还包括：n阱环，设置在半导体基板中，并且侧向围绕第一n掺杂区域并且与第一n掺杂区域分离，p+保护环设置成侧向围绕n阱环；以及第二n+保护环，设置在n阱环中。在一些实施例中，半导体结构还包括：第二p型晶体管，具有设置在半导体基板中的第二n掺杂区域中的第二p+源极/漏极区域，第二n掺杂区域与第一n掺杂区域分离；以及第二n+保护环，设置在第二n掺杂区域中并且侧向围绕第二p型晶体管的第二p+源极/漏极区域，p+保护环还设置成侧向围绕第二n掺杂区域。在一些实施例中，半导体结构还包括：n阱环，设置在半导体基板中，并且侧向围绕第一n掺杂区域和第二n掺杂区域，并且与第一n掺杂区域和第二n掺杂区域分离，p+保护环设置成侧向围绕n阱环；以及第三n+保护环，设置在n阱环中。在一些实施例中，半导体基板是p掺杂半导体基板，p掺杂区域是p掺杂半导体基板的一部分；以及第一n掺杂区域是半导体基板中的n阱。本公开的另一示例是一种半导体结构。该半导体结构包括：半导体基板；第一晶体管，其具有在半导体基板中的掺杂有第一导电类型的掺杂剂的第一源极/漏极区域；第二晶体管，其具有在半导体基板中的掺杂有第二导电类型的掺杂剂的第二源极/漏极区域；第一保护环，其在半导体基板中掺杂有第二导电类型的掺杂剂；以及第二保护环，其在半导体基板中掺杂有第一导电类型的掺杂剂。第一保护环设置成侧向围绕第一源极/漏极区域，并且在第一源极/漏极区域与第二源极/漏极区域之间，并且第二保护环设置成侧向围绕第一源极/漏极区域，并且在第一源极/漏极区域与第二源极/漏极区域之间。在一些实施例中，第一导电类型是p型；第二导电类型是n型；以及第二保护环设置成侧向围绕第一保护环。在一些实施例中，第一源极/漏极区域设置在具有第二导电类型的掺杂剂的第一掺杂区域中；第一保护环设置在第一掺杂区域中；以及第二保护环设置在第一掺杂区域的外部并且侧向围绕第一掺杂区域。在一些实施例中，半导体结构还包括在半导体基板中的掺杂有第二导电类型的掺杂剂的第三保护环，第三保护环设置成侧向围绕第一保护环并且与第一保护环分离，第二保护环设置成侧向围绕第三保护环并且与第三保护环分离。在一些实施例中，半导体结构还包括：第三晶体管，具有在半导体基板中的掺杂有第一导电类型的掺杂剂的第三源极/漏极区域；以及第三保护环，在半导体基板中掺杂有第二导电类型的掺杂剂，第三保护环设置成侧向围绕第三源极/漏极区域，并且在第三源极/漏极区域与第二源极/漏极区域之间，第一保护环和第三保护环中的每个保护环设置在第一源极/漏极区域与第三源极/漏极区域之间，第二保护环设置成侧向围绕第一保护环和第三保护环。在一些实施例中，半导体结构还包括在半导体基板中的掺杂有第二导电类型的掺杂剂的第四保护环，第四保护环设置成侧向围绕第一保护环和第三保护环，第二保护环设置成侧向围绕第四保护环。在一些实施例中，第一晶体管和第二晶体管形成单元的至少一部分，单元具有在半导体基板上重复的布局。在一些实施例中，第一晶体管和第二晶体管处于随机布局中。本公开的又示例是一种半导体结构。该半导体结构包括：p掺杂基板；设置在p掺杂基板中的第一n阱；设置在第一n阱中的第一p型晶体管的第一p+源极/漏极区域；设置在第一n阱中并且侧向围绕第一p+源极/漏极区域的第一n+保护环；设置在p掺杂基板中并且侧向围绕第一n阱的p+保护环；以及设置在p掺杂基板中的n型晶体管的n+源极/漏极区域。在一些实施例中，半导体结构还包括：n阱环，设置在p掺杂基板中并且侧向围绕第一n阱，p+保护环设置成侧向围绕n阱环；以及第二n+保护环，设置在n阱环中。在一些实施例中，半导体结构还包括：第二n阱，设置在p掺杂基板中并且与第一n阱分离；设置在第二n阱中的第二p型晶体管的第二p+源极/漏极区域；以及第二n+保护环，设置在第二n阱中并且侧向围绕第二p+源极/漏极区域，p+保护环侧向围绕第二n阱。在一些实施例中，半导体结构还包括：n阱环，设置在p掺杂基板中，并且侧向围绕第一n阱和第二n阱，p+保护环设置成侧向围绕n阱环；以及第三n+保护环，设置在n阱环中。在一些实施例中，没有p+保护环侧向围绕n+源极/漏极区域，而不围绕第一p+源极/漏极区域。参考以下详细描述可以理解这些和其他方面。附图说明因此，可以详细理解上述特征的方式，可以通过参考示例实现方式来获取上面简要概述的更具体的描述，其中一些示例实现方式在附图中示出。然而，应当注意，附图仅示出了典型的示例实现方式，因此不应当被视为限制其范围。图1A和图1B分别是根据一个示例的实现单事件闩锁(SEL)减轻技术的半导体基板上的单元的布局和横截面图。图2A和图2B分别是根据一个示例的实现另一SEL减轻技术的半导体基板上的随机布置的布局和横截面图。图3A和图3B分别是根据一个示例的实现又一SEL减轻技术的半导体基板上的集群布置的布局和横截面图。图4是根据一些示例的用于实现SEL减轻技术的一个示例方法。图5示出了根据一些示例的可以实现SEL减轻技术的可编程集成电路(IC)的现场可编程门阵列(FPGA)。为了便于理解，在可能的情况下，使用相同的附图标记来表示本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n半导体基板；/n第一p型晶体管，具有设置在所述半导体基板中的第一n掺杂区域中的第一p+源极/漏极区域；/nn型晶体管，具有设置在所述半导体基板中的p掺杂区域中的n+源极/漏极区域；/n第一n+保护环，设置在所述第一n掺杂区域中并且侧向围绕所述第一p型晶体管的所述第一p+源极/漏极区域；以及/np+保护环，设置成侧向围绕所述第一n掺杂区域，所述p+保护环设置在所述第一p型晶体管与所述n型晶体管之间。/n

【技术特征摘要】
20180822 US 16/109,2731.一种半导体结构，其特征在于，包括：
半导体基板；
第一p型晶体管，具有设置在所述半导体基板中的第一n掺杂区域中的第一p+源极/漏极区域；
n型晶体管，具有设置在所述半导体基板中的p掺杂区域中的n+源极/漏极区域；
第一n+保护环，设置在所述第一n掺杂区域中并且侧向围绕所述第一p型晶体管的所述第一p+源极/漏极区域；以及
p+保护环，设置成侧向围绕所述第一n掺杂区域，所述p+保护环设置在所述第一p型晶体管与所述n型晶体管之间。


2.根据权利要求1所述的半导体结构，其特征在于，所述第一p型晶体管和所述n型晶体管是所述半导体基板上的多个单元之一的至少一部分，所述多个单元具有相同的布局。


3.根据权利要求1所述的半导体结构，其特征在于，所述第一p型晶体管和所述n型晶体管处于随机布局中。


4.根据权利要求1所述的半导体结构，其特征在于，还包括：
n阱环，设置在所述半导体基板中，并且侧向围绕所述第一n掺杂区域并且与所述第一n掺杂区域分离，所述p+保护环设置成侧向围绕所述n阱环；以及
第二n+保护环，设置在所述n阱环中。


5.根据权利要求1所述的半导体结构，其特征在于，还包括：
第二p型晶体管，具有设置在所述半导体基板中的第二n掺杂区域中的第二p+源极/漏极区域，所述第二n掺杂区域与所述第一n掺杂区域分离；以及
第二n+保护环，设置在所述第二n掺杂区域中并且侧向围绕所述第二p型晶体管的所述第二p+源极/漏极区域，所述p+保护环还设置成侧向围绕所述第二n掺杂区域。


6.根据权利要求5所述的半导体结构，其特征在于，还包括：
n阱环，设置在所述半导体基板中，并且侧向围绕所述第一n掺杂区域和所述第二n掺杂区域，并且与所述第一n掺杂区域和所述第二n掺杂区域分离，所述p+保护环设置成侧向围绕所述n阱环；以及
第三n+保护环，设置在所述n阱环中。


7.根据权利要求1所述的半导体结构，其特征在于：
所述半导体基板是p掺杂半导体基板，所述p掺杂区域是所述p掺杂半导体基板的一部分；以及
所述第一n掺杂区域是所述半导体基板中的n阱。


8.一种半导体结构，其特征在于，包括：
半导体基板；
第一晶体管，具有在所述半导体基板中的掺杂有第一导电类型的掺杂剂的第一源极/漏极区域；
第二晶体管，具有在所述半导体基板中的掺杂有第二导电类型的掺杂剂的第二源极/漏极区域；
第一保护环，在所述半导体基板中掺杂有所述第二导电类型的掺杂剂，所述第一保护环设置成侧向围绕所述第一源极/漏极区域，并且在所述第一源极/漏极区域与所述第二源极/漏极区域之间；以及
第二保护环，在所述半导体基板中掺杂有所述第一导电类型的掺杂剂，所述第二保护环设置成侧向围绕所述第一源极/漏极区域，并且在所述第一源极/漏极区域与所述第二源极/漏极区域之间。


9.根据权利要求8所述的半导体结构，其特征在于：
所述第一导电类型是p型；
所述第二导电类型是n型；以及
所述第二保护环设置成侧向围绕所述第一保护环。


10.根据权利要求8所述的半导体结构，其特征在于：
所述第一源...

【专利技术属性】
技术研发人员：J·卡普，M·J·哈特，
申请(专利权)人：赛灵思公司，
类型：新型
国别省市：美国;US