半导体器件制造技术

本实用新型专利技术实施例提供一种半导体器件。本实用新型专利技术实施例提供的半导体器件包括第一电极层；衬底层，位于第一电极层上；外延层，位于衬底层上并具有远离衬底层的第一表面；阱区，阱区由第一表面向外延层内延伸设置，多个阱区在第一表面上的正投影相互间隔；第二电极层，包括设置于第一表面上相邻阱区之间的第一金属层，第一金属层与外延层之间形成势垒高度不同的肖特基接触。本实用新型专利技术实施例提供的半导体器件，能够提高正向导通能力，又不影响反向阻断能力。

semiconductor device

【技术实现步骤摘要】
半导体器件
本技术涉及半导体
，尤其涉及一种半导体器件。
技术介绍
肖特基二极管作为发展时间久、技术成熟的半导体器件结构，其属于一种超高速半导体器件，在能源转换领域得到广泛应用，多用作高频应用环境。提高肖特基二极管的单位面积正向导通能力表示更好的正向导通能力，使得导通能量损耗更小，从而可以提升产品能源利用效率。但是传统的对肖特基二极管的单位面积正向导通能力的提高，往往会导致反向阻断漏电流的增大。因此，亟需一种新的改进的半导体器件。
技术实现思路
本技术实施例提供一种半导体器件，能够提高正向导通能力，又不影响反向阻断能力。第一方面，本技术实施例提供一种半导体器件，包括：第一电极层；衬底层，位于第一电极层上，衬底层为具有第一掺杂浓度的第一导电类型；外延层，位于衬底层上并具有远离衬底层的第一表面，外延层为具有第二掺杂浓度的第一导电类型；阱区，为第二导电类型，阱区由第一表面向外延层内延伸设置，多个阱区在第一表面上的正投影相互间隔；第二电极层，包括设置于第一表面上相邻阱区之间的第一金属层，第一金属层与外延层之间形成势垒高度不同的肖特基接触。根据本技术实施例的一个方面，第一金属层的靠近阱区区域的肖特基接触势垒高度低于其他区域的肖特基接触势垒高度。根据本技术实施例的一个方面，外延层的至少部分的阱区对应设置有沟槽，对应有沟槽的阱区围绕沟槽的侧壁和底部设置在外延层内。根据本技术实施例的一个方面，沟槽的开口宽度大于沟槽的底部宽度。根据本技术实施例的一个方面，第二电极层还包括第二金属层，第二金属层覆盖在沟槽的侧壁和底部。根据本技术实施例的一个方面，外延层的至少部分的阱区对应设置有盲孔，对应有盲孔的阱区围绕盲孔的侧壁和底部设置在外延层内。根据本技术实施例的一个方面，第二电极层还包括第三金属层，第三金属层覆盖在盲孔的侧壁和底部。根据本技术实施例的一个方面，沟槽的深度大于等于盲孔的深度。根据本技术实施例的一个方面，相邻沟槽之间设置有一个或多个盲孔。根据本技术实施例的一个方面，沟槽的开口宽度大于盲孔的开口宽度。根据本技术实施例的一个方面，第二电极层还包括电连接层，第一金属层、第二金属层和第三金属层通过电连接层电连接。根据本技术实施例的一个方面，第一电极层与衬底层之间形成欧姆接触，第二金属层和第三金属层与对应的阱区之间对应形成欧姆接触。根据本技术实施例的一个方面，第一掺杂浓度高于第二掺杂浓度，第一导电类型与第二导电类型相反，第一导电类型为N型。根据本技术实施例的半导体器件，第二电极层中的第一金属层与外延层之间形成势垒高度不同的肖特基接触，肖特基接触势垒高度较高的部分可以使半导体器件承受更高电场强度，肖特基接触势垒高度较低的部分可以减少半导体器件正向导通时的开启电压，从而提升正向导通能力，但不影响反向阻断能力。在一些可选的实施例中，在外延层上设置沟槽和/或盲孔且阱区围绕沟槽和/或盲孔的侧壁和底部设置在外延层内，使得阱区的深度更深，能够更好地对肖特基接触区域进行保护。在一些可选的实施例中，沟槽相比盲孔更深或开口更宽，能够在半导体器件正向导通浪涌电流时沟槽对应的阱区更早的开启，提高半导体器件导通浪涌电流能力。进一步地，沟槽更深，沟槽对应的阱区在反向击穿时，雪崩点会发生在沟槽拐角处，能够提高半导体器件承受的雪崩能量。在一些可选的实施例中，沟槽的开口宽度大于沟槽的底部宽度，能够减小电流线经过较少的区域(deadarea)，进而提升整体导通电流能力。在一些可选的实施例中，第一导电类型为N型，即外延层和衬底层为N型半导体，N型半导体中存在着大量的电子，电子具备更高的迁移率，从而拥有更强的电流导通能力。附图说明通过阅读以下参照附图对非限制性实施例所作的详细描述，本技术的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。图1示出根据本技术一个实施例的半导体器件的截面结构示意图；图2示出根据本技术另一个实施例的半导体器件的截面结构示意图。附图标记说明：1-第一电极层；2-衬底层；3-外延层；30-第一表面；31-沟槽；32-盲孔；4-阱区；5-第二电极层；51-第一金属层；52-第二金属层；53-第三金属层。具体实施方式下面将详细描述本技术的各个方面的特征和示例性实施例，为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本技术进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本技术，并不被配置为限定本技术。对于本领域技术人员来说，本技术可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本技术的示例来提供对本技术更好的理解。需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、物品或者设备中还存在另外的相同要素。应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。图1示出根据本技术一个实施例的半导体器件的截面结构示意图。在本实施例中，图1示出根据本技术实施例的半导体器件的有源工作区的截面结构示意图。参阅图1，根据本技术实施例的半导体器件包括第一电极层1、衬底层2、外延层3、阱区4和第二电极层5。根据本技术实施例的半导体器件可以是碳化硅、硅等半导体器件。优选地，根据本技术实施例的半导体器件是碳化硅半导体器件。第一电极层1作为半导体器件的阴极。第一电极层1可以为金属层，该金属可以是金、银、铜等或其组合。衬底层2位于第一电极层1上，在一个实施例中，第一电极层1与衬底层2之间形成欧姆接触。衬底层2为具有第一掺杂浓度的第一导电类型。外延层3，位于衬底层2上并具有远离衬底层2的第一表面30，外延层3为具有第二掺杂浓度的第一导电类型。在一些可选的实施方式中，第一导电类型为N型，则衬底层2和外延层3均为N型半导体。N型半导体中存在着大量的电子，电子具备更高的迁移率，从而拥有更强的电流导通能力。本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：/n第一电极层(1)；/n衬底层(2)，位于所述第一电极层(1)上，所述衬底层(2)为具有第一掺杂浓度的第一导电类型；/n外延层(3)，位于所述衬底层(2)上并具有远离所述衬底层(2)的第一表面(30)，所述外延层(3)为具有第二掺杂浓度的第一导电类型；/n阱区(4)，为第二导电类型，所述阱区(4)由所述第一表面(30)向所述外延层(3)内延伸设置，多个所述阱区(4)在所述第一表面(30)上的正投影相互间隔；/n第二电极层(5)，包括设置于所述第一表面(30)上相邻所述阱区(4)之间的第一金属层(51)，所述第一金属层(51)与所述外延层(3)之间形成势垒高度不同的肖特基接触。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
第一电极层(1)；
衬底层(2)，位于所述第一电极层(1)上，所述衬底层(2)为具有第一掺杂浓度的第一导电类型；
外延层(3)，位于所述衬底层(2)上并具有远离所述衬底层(2)的第一表面(30)，所述外延层(3)为具有第二掺杂浓度的第一导电类型；
阱区(4)，为第二导电类型，所述阱区(4)由所述第一表面(30)向所述外延层(3)内延伸设置，多个所述阱区(4)在所述第一表面(30)上的正投影相互间隔；
第二电极层(5)，包括设置于所述第一表面(30)上相邻所述阱区(4)之间的第一金属层(51)，所述第一金属层(51)与所述外延层(3)之间形成势垒高度不同的肖特基接触。


2.根据权利要求1所述的半导体器件，其特征在于，所述第一金属层(51)的靠近所述阱区(4)区域的肖特基接触势垒高度低于其他区域的肖特基接触势垒高度。


3.根据权利要求1所述的半导体器件，其特征在于，所述外延层(3)的至少部分的所述阱区(4)对应设置有沟槽(31)，对应有所述沟槽(31)的所述阱区(4)围绕所述沟槽(31)的侧壁和底部设置在所述外延层(3)内。


4.根据权利要求3所述的半导体器件，其特征在于，所述沟槽(31)的开口宽度大于所述沟槽(31)的底部宽度。


5.根据权利要求3所述的半导体器件，其特征在于，所述第二电极层(5)还包括第二金属层(52)，所述第二金属层(52)覆盖在所述沟槽(31)的侧壁和底部。


6...

【专利技术属性】
技术研发人员：崔京京，黄玉恩，章剑锋，
申请(专利权)人：瑞能半导体科技股份有限公司，
类型：新型
国别省市：江西;36