一种新型碳化硅平面式功率MOSFET器件的制造方法技术

本发明专利技术公开了一种新型碳化硅平面式功率MOSFET器件的制造方法，包括以下步骤：S1：在外延层部分区域形成N

【技术实现步骤摘要】
一种新型碳化硅平面式功率MOSFET器件的制造方法


[0001]本专利技术属于电子元器件领域，特别涉及一种新型碳化硅平面式功率MOSFET器件的制造方法。

技术介绍

[0002]随着全球对节能减碳的要求越来越严格，功率组件也开始广泛的使用起所谓的第三代宽能隙材料。相对于传统的纯硅组件，宽能隙材料能够大幅降低组件的功率损耗，因此被认为是新世纪的半导体主流，而目前最被广泛开发的便是氮化镓(GaN)及碳化硅(SiC)二种材质。
[0003]碳化硅本身为一种极性晶体，不同极性面皆可能对电性能（热电性能、铁电性能）、生长性能等特性有所影响。而对于采用碳化硅(SiC)材料做成的平面式功率金属氧化物半导体场效晶体管(MOSFET)而言，通道阻值对整体阻值而言是一个最大的考虑点。现有的平面式SiC MOSFET的通道电流为水平面方向(0001面)，以600V的产品为例，电流流经此水平面(0001面)，通道载子迁移率因为通道极性面的关系而不到基材的10%，使得整体组件不能发挥材料本身的优势，仅仅通道阻值就占了全部阻值Rdson的8成以上。

技术实现思路

[0004]针对现有技术中存在的问题，本专利技术公开了一种新型碳化硅平面式功率MOSFET器件的制造方法，不仅可以降低接面场效应的电阻R
JFET
，而且可以控制通道浓度在10
17
‑
10
18
cm
‑3之间，将载子迁移率提高到80cm2/Vs，为现有组件载子迁移率的4倍以上，大大降低了通道阻值。
[0005]本专利技术的上述技术目的是通过以下技术方案得以实现的：一种新型碳化硅平面式功率MOSFET器件的制造方法，具体制备步骤如下：S1：在位于基底表面的外延层上表面沉积氮化物层，之后利用光刻板完成曝光制程，使得氮化物层位于外延层上表面两侧，接着采用离子布值工艺在外延层部分区域形成N
‑
掺杂区；S2：在900
‑
1000℃高温氯气环境下以湿蚀刻制程的方式在外延层上蚀刻出凹槽，直至凹槽两侧有倾斜面显露出来；S3：采用三层光刻板和三道离子布值工艺后在氮化物层对应的外延层内依次形成P
‑
掺杂区, N+掺杂区和P+掺杂区；S4：在1300℃高温氧气环境下，在外延层上表面生长闸极氧化层，随后在闸极氧化层上表面沉积闸极多晶硅层，最后采用化学机械研磨工艺将闸极多晶硅层的表面平坦化；S5：使用光刻工艺将部分闸极多晶硅层和闸极氧化层去除，随后沉积介电质层，使得介电质层包覆闸极多晶硅层和闸极氧化层，并采用光刻工艺在介电质层两侧开设金属接触孔；S6：在介电质层表面沉积金属层，且所述金属层通过金属接触孔与P+掺杂区上表
面和N+掺杂区部分上表面接触，即得到MOSFET器件。
[0006]优选地，所述基底和外延层均为碳化硅材料，且所述外延层为N型外延层，其生长的水平面晶格面向为0001。
[0007]优选地，所述步骤S1中，所述N
‑
掺杂区的布值材料为磷，且磷的整体浓度为10
14
cm
‑2等级。
[0008]优选地，所述步骤S1中的氮化物层的厚度为1
‑
2μm。
[0009]优选地，所述步骤S2中，所述凹槽的倾斜面与水平面的夹角θ为52
°‑
56
°
。
[0010]优选地，所述凹槽的倾斜面与水平面的夹角θ为54.7
°
。
[0011]优选地，所述步骤S3中，所述N+掺杂区和P+掺杂区均位于所述P
‑
掺杂区内，所述P+掺杂区包覆所述N+掺杂区一侧边以及所述N+掺杂区平行于外延层上表面的部分区域，所述N+掺杂区和P+掺杂区的上表面与外延层上表面齐平；所述P
‑
掺杂区的布值材料为铝，且铝的整体浓度为10
15
cm
‑2等级；所述N+掺杂区的布值材料为磷，且磷的整体浓度为10
15
cm
‑2等级；所述P+掺杂区的布值材料为铝，且铝的整体浓度为10
16
cm
‑2等级。
[0012]优选地，所述步骤S4中，所述闸极氧化层的厚度为0.02
‑
0.06μm。
[0013]优选地，所述步骤S4中，所述闸极多晶硅层的厚度为0.4
‑
1.0μm。
[0014]优选地，所述金属层为铝金属层，且金属层厚度为3
‑
5μm 。
[0015]有益效果：本专利技术公开了一种新型碳化硅平面式功率MOSFET器件及其制造方法，具有如下优点：1）本专利技术通过一层光刻工艺及湿蚀刻制程在外延层形成N
‑
掺杂区，从而降低了器件阻值中的接面场效应阻值R
JFET
；2）本专利技术将通道电流的路径面向从水平面转换成倾斜面，使得通道浓度在10
17
‑
10
18
cm
‑3之间，将载子迁移率提高到80 cm2/Vs，将通道阻值大大地降低。
附图说明
[0016]图1为实施例1中步骤S1完成后的示意图；图2为实施例1中步骤S2完成后的示意图；图3为实施例1中步骤S3完成后的示意图；图4为实施例1中步骤S4完成后的示意图；图5为实施例1中步骤S5完成后的示意图；图6为实施例1中步骤S6完成后的示意图；图7为实施例1的局部示意图；图8为实施例2的MOSFET器件中电流流向示意图；图9为现有的MOSFET器件中电流流向示意图；图10为实施例1的MOSFET器件的信道仿真示意图；图11为对比例的MOSFET器件的的信道仿真示意图；图12为实施例1的MOSFET器件的逆向崩溃电压仿真示意图；图13为对比例的MOSFET器件的逆向崩溃电压仿真示意图；图14为实施例1的MOSFET器件在不同闸极电压条件下漏极电压电流仿真示意图；
图15为对比例的MOSFET器件在不同闸极电压条件下漏极电压电流仿真示意图；图中：外延层1、掺杂区2、N+掺杂区2
‑
1、P+掺杂区2
‑
2、P
‑
掺杂区2
‑
3、倒梯形凹槽3、N
‑
掺杂区4、闸极氧化层5、闸极多晶硅层6、介电质层7、金属接触孔7
‑
1、金属层8、氮化硅层9。
具体实施方式
[0017]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。
[0018]实施例1一种新型碳化硅平面式功率MOSFET器件的制造方法，其具体步骤如下：S1：在位于基底表面的外延层上表面沉积氮化物层9，且所述氮化物层9的厚度为2μm，且氮化物层为氮化硅层，之后利用光刻板完成曝光制程，使得氮化物层9位于外延层1上表面两侧，接着采用离子布值工艺在外延本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种新型碳化硅平面式功率MOSFET器件的制造方法，其特征在于，其具体制备步骤如下：S1：在位于基底表面的外延层上表面沉积氮化物层，之后利用光刻板完成曝光制程，使得氮化物层位于外延层上表面两侧，接着采用离子布值工艺在外延层部分区域形成N
‑
掺杂区；S2：在900
‑
1000℃高温氯气环境下以湿蚀刻制程的方式在外延层上蚀刻出凹槽，直至凹槽两侧有倾斜面显露出来；S3：采用三层光刻板和三道离子布值工艺在氮化物层对应的外延层内依次形成P
‑
掺杂区、N+掺杂区和P+掺杂区；S4：在1300℃高温氧气环境下，在外延层上表面生长闸极氧化层，随后在闸极氧化层上表面沉积闸极多晶硅层，最后采用化学机械研磨工艺将闸极多晶硅层的表面平坦化；S5：使用光刻工艺将部分闸极多晶硅层和闸极氧化层去除，随后沉积介电质层，使得介电质层包覆闸极多晶硅层和闸极氧化层，并采用光刻工艺在介电质层两侧开设金属接触孔；S6：在介电质层表面沉积金属层，且所述金属层通过金属接触孔与P+掺杂区上表面和N+掺杂区部分上表面接触，即得到MOSFET器件。2.根据权利要求1所述的新型碳化硅平面式功率MOSFET器件的制造方法，其特征在于，所述基底和外延层均为碳化硅材料，且所述外延层为N型外延层，其生长的水平面晶格面向为0001。3.根据权利要求1所述的新型碳化硅平面式功率MOSFET器件的制造方法，其特征在于，所述步骤S1中，所述N
‑
掺杂区的布值材料为磷，且磷的整体浓度为10
14
cm
‑2等级。4.根据权利要求1所述的新型碳化硅平面式功率MOSFET器件的制造方法，其特征在于，所述步骤S1中的氮化物层的厚度为1
‑
2μm。5.根据权...

【专利技术属性】
技术研发人员：李振道，孙明光，
申请(专利权)人：南京融芯微电子有限公司，
类型：发明
国别省市：