一种平面式功率MOSFET器件的闸汲端夹止结构制造技术

本发明专利技术公开了一种平面式功率MOSFET器件的闸汲端夹止结构，场氧化层位于终端区上表面，多晶硅层位于场氧化层上表面，介电层位于场氧化层上表面，且包覆多晶硅层，闸极金属层和汲极金属层均位于介电层上表面，且闸极金属层沿终端区内圈设置，汲极金属层沿终端区外圈设置，多晶硅层一端自内圈闸极金属层逐圈连续环绕至另一端与外圈汲极金属层连接，其中，多晶硅层包括若干N型多晶硅层和若干P型多晶硅层，P型多晶硅层和N型多晶硅层连续相互交错设置。本发明专利技术在终端区多晶硅以环绕方式从内圈的闸极端连接到外围的汲极端，加以间隔方式掺杂硼及磷形成多重的PN结构，对组件的逆向崩溃电压的影响甚微，从而保证产品的可靠性和耐压性。性。性。

【技术实现步骤摘要】
一种平面式功率MOSFET器件的闸汲端夹止结构


[0001]本专利技术属于电子元器件领域，特别涉及一种平面式功率MOSFET器件的闸汲端夹止结构。

技术介绍

[0002]随着全球科技使用量的增加，所有产业的制造商都在不断推动提升高阶性能，同时尝试在产品高阶性能方案与产品可靠性方案之间达成平衡。技术人员面临着平衡设计复杂性、可靠性和成本这一难题。从保护组件的角度来讲，会给组件增加额外的成本，否则无法实现对组件的保护以达到产品的可靠性及安全性。因此，如果组件本身的耐电流或耐电压的能力足够高，或者组件本身就有保护功能就可以大大的减少成本。
[0003]对于功率组件的金属氧化物半导体场效晶体管（Power MOSFET）而言，产品的应用端虽然可理解成一个简单开关，但却有承载大电压及大电流的风险，因此也是最容易遭到破坏的组件，对被保护的需求也十分迫切。如图1所示，现有技术通过在POWER MOSFET组件闸汲极端加上一个夹止二极管(Clamped Diode)，从而增加其组件本身的雪崩崩溃(UIS)耐电流能力，当组件应用在电感性负载时便可避免大电流的产生破坏组件本身。但因为其二极管的结构皆以整片多晶硅做在组件的终端区以连接闸汲极，其组件的逆向崩溃电压皆会受到影响而不足，因而只能用于中低电压的MOSFET组件。

技术实现思路

[0004]针对现有技术中存在的问题，本专利技术公开了一种平面式功率MOSFET器件的闸汲端夹止结构，在终端区多晶硅以环绕方式从内圈的闸极端连接到外围的汲极端，加以间隔方式掺杂硼及磷形成多重的PN结构，阱区对外延部份的电荷平衡影响甚微，因而逆向崩溃电压不易改变，从而保证产品的可靠性和耐压性。
[0005]本专利技术的上述技术目的是通过以下技术方案得以实现的：一种平面式功率MOSFET器件的闸汲端夹止结构，设置在终端区上方，包括多晶硅层、汲极金属层、闸极金属层、介电层和场氧化层，其中，所述场氧化层位于终端区上表面，所述多晶硅层位于所述场氧化层上表面，所述介电层位于所述场氧化层上表面，且包覆所述多晶硅层，所述闸极金属层和所述汲极金属层均位于所述介电层上表面，且所述闸极金属层沿终端区内圈设置，所述汲极金属层沿终端区外圈设置，所述多晶硅层一端自内圈闸极金属层逐圈连续环绕至另一端与外圈汲极金属层连接，其中，所述多晶硅层的一端通过金属接触孔与闸极金属层连接，所述多晶硅层的另一端通过金属接触孔与汲极金属层连接；所述多晶硅层包括若干N型多晶硅层和若干P型多晶硅层，所述P型多晶硅层和N型多晶硅层连续相互交错设置。
[0006]优选地，所述P型多晶硅层的布值材料为硼，且硼的整体浓度为10
13 cm
‑2等级，且所述P型多晶硅层的长度为50
‑
300um。
[0007]优选地，所述N型多晶硅层的布值材料为磷，且磷的整体浓度为10
14 cm
‑2等级，且所述N型多晶硅层的长度为50
‑
300μm。
[0008]优选地，所述场氧化层的厚度为1.0
‑
2.5μm。
[0009]优选地，所述多晶硅层的厚度为0.5
‑
1.0μm。
[0010]优选地，所述终端区的结构为虚设环结构，在N型外延层内形成若干间隔排列的第一P
‑
阱区，所述第一P
‑
阱区的布值材料为硼，且硼的整体浓度为10
13 cm
‑2等级。
[0011]优选地，所述终端区的结构为JTE结构，在N型外延层内形成第一P
‑
阱区。
[0012]优选地，所述终端区的结构为VLD结构，在N型外延层内形成第一P
‑
阱区，所述第一P
‑
阱区的底边为多弧形结构。
[0013]有益效果：本专利技术公开了一种平面式功率MOSFET器件的闸汲端夹止结构，具有如下优点：1）本专利技术在终端区多晶硅以环绕方式从内圈的闸极端连接到外围的汲极端，加以间隔方式掺杂硼及磷形成多重的PN结构，搭配JTE(Junction Termination Extension)结构或者VLD(Variation of Lateral Doping)结构，对组件的逆向崩溃电压的影响甚微，从而保证产品的可靠性和耐压性。
[0014]2）本专利技术中采用逐圈连续环绕结构，使得多晶硅层有更多的长度去形成二极管的PN结，从而具有较高的耐电压，对闸汲极端有更好的保护。
[0015]3）本专利技术中通过在组件内增加闸汲端夹止结构，提高组件本身的雪崩耐电流及雪崩耐电压的能力，使得组件本身就有保护功能，大大减少了成本。
附图说明
[0016]图1为现有的功率 MOSFET组件的夹止二极管示意图；图2为实施例1中闸汲端夹止结构俯视图；图3为图2中A
‑
A
’
截面的终端区结构示意图；图4为实施例1中步骤S1完成后的示意图；图5为实施例1中步骤S2完成后的示意图；图6为实施例1中步骤S3完成后的示意图；图7为实施例1中步骤S4完成后的示意图；图8为实施例1中步骤S5完成后的示意图；图9为实施例1中步骤S6完成后的示意图，即为图2中B
‑
B
’
截面的结构示意图；图10为实施例2的终端区结构示意图；图11为实施例3的终端区结构示意图；图中：N型外延层1、第一P
‑
阱区2、场氧化层3、闸极氧化层3
‑
1、多晶硅层4、P型多晶硅层4
‑
1、N型多晶硅层4
‑
2、第二P
‑
阱区5、介电层6、汲极金属层7
‑
1、闸极金属层7
‑
2、源极金属层7
‑
3、不掺杂多晶硅层8。
具体实施方式
[0017]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不
用于限定本专利技术。
[0018]实施例1如图9所示，一种具有闸汲端夹止结构的平面式功率MOSFET器件，包括：N型外延层1，在N型外延层1内形成第一P
‑
阱区2和第二P
‑
阱区5，且第一P
‑
阱区2与第二P
‑
阱区5一体连接，其中，第一P
‑
阱区2位于终端区，第二P
‑
阱区5位于主动区，所述第一P
‑
阱区2的布值材料为硼，且硼的整体浓度为10
13 cm
‑2等级，所述第二P
‑
阱区5的布值材料为硼，且硼的整体浓度为10
15
cm
‑2等级；场氧化层3，场氧化层3位于终端区的N型外延层1上表面，且场氧化层3的厚度为1.0
‑
2.5μm；闸极氧化层3
‑
1，所述闸极氧化层3...

【技术保护点】

【技术特征摘要】
1.一种平面式功率MOSFET器件的闸汲端夹止结构，设置在终端区上方，其特征在于，包括多晶硅层、汲极金属层、闸极金属层、介电层和场氧化层，其中，所述场氧化层位于终端区上表面，所述多晶硅层位于所述场氧化层上表面，所述介电层位于所述场氧化层上表面，且包覆所述多晶硅层，所述闸极金属层和所述汲极金属层均位于所述介电层上表面，且所述闸极金属层沿终端区内圈设置，所述汲极金属层沿终端区外圈设置，所述多晶硅层一端自内圈闸极金属层逐圈连续环绕至另一端与外圈汲极金属层连接，其中，所述多晶硅层的一端通过金属接触孔与闸极金属层连接，所述多晶硅层的另一端通过金属接触孔与汲极金属层连接；所述多晶硅层包括若干N型多晶硅层和若干P型多晶硅层，所述P型多晶硅层和N型多晶硅层连续相互交错设置。2.根据权利要求1所述的平面式功率MOSFET器件的闸汲端夹止结构，其特征在于，所述P型多晶硅层的布值材料为硼，且硼的整体浓度为10
13 cm
‑2等级，且所述P型多晶硅层的长度为50
‑
300um。3.根据权利要求1所述的平面式功率MOSFET器件的闸汲端夹止结构，其特征在于，所述N型多晶硅层的布值材料为磷，且磷的整体浓度为10
14 cm
‑2等级，且所述N型多晶硅层的长度为50
‑

【专利技术属性】
技术研发人员：李振道，孙明光，
申请(专利权)人：南京融芯微电子有限公司，
类型：发明
国别省市：