一种基于沟槽原位掺杂多晶硅的TVS器件及其制造方法技术

本发明专利技术公开了一种基于沟槽原位掺杂多晶硅的TVS器件及其制造方法，包括：重掺杂第一导电类型衬底、掩膜层、第二导电类型离子注入区、第二导电类型原位掺杂多晶硅、顶部多晶硅层、金属层、介质层和钝化层。本发明专利技术将沟槽原位掺杂多晶硅与高能离子注入技术相结合，使得TVS器件不仅能够承受更大的浪涌电流，而且在相同的芯片尺寸上具有更好的雪崩特性，同时可以彻底解决现有TVS器件结构中沟槽终端拐角处（A点）处存在的电场尖峰问题。点）处存在的电场尖峰问题。点）处存在的电场尖峰问题。

A TVS device based on trench in-situ doped polysilicon and its manufacturing method

【技术实现步骤摘要】
一种基于沟槽原位掺杂多晶硅的TVS器件及其制造方法


[0001]本专利技术属于瞬态电压抑制（TVS）器件，特别涉及一种基于沟槽原位掺杂多晶硅的TVS器件及其制造方法。

技术介绍

[0002]瞬态电压抑制器（Transient Voltage Suppressor，简称TVS）是一种基于二极管形式的高性能保护器件，用来保护系统免于遭受各种形式的瞬态高压和浪涌的冲击。
[0003]如图1所示，TVS器件在线路板上与被保护电路并联。在正常工作条件下，TVS器件在被保护电路上呈现高阻抗状态。在ESD (Electro
‑
static discharge, 静电放电)或其他形式的浪涌冲击下，TVS器件能以皮秒量级的速度开启，将其高阻抗变为低阻抗，吸收高达数千瓦的浪涌功率，并将两极间的电压箝位于一个预定值，有效地保护电子线路中的精密元器件免受ESD和各种形式的浪涌脉冲的损坏。由于TVS器件具有响应时间快、瞬态功率大、箝位电压低、漏电流低等优点，目前已广泛应用于交/直流电源、计算机系统、平板电脑、智能手机、家用电器、通信设备、安防、汽车和工业仪器仪表等各个领域。
[0004]然而，在现有的沟槽垂直型二极管器件中，如图2所示，基于沟槽形状的限制，在沟槽终端拐角处（A点）的PN结为直角。因此，当浪涌电压加在该器件衬底电极后，该处的电场峰值将会远高于直道区PN结电场（B点）。因此浪涌电压会率先将A点的PN结击穿造成早期的电流聚集。而且，由于沟槽工艺不能保证一致性，实际上在每个沟槽终端拐角处（A点）的尖峰电场分布都不相同，这一方面会影响器件的良品率，同时也会影响器件雪崩电流均匀性，从而降低器件浪涌能力。

技术实现思路

[0005]针对现有技术中存在的问题，本专利技术公开了一种基于沟槽原位掺杂多晶硅的TVS器件及其制造方法，将沟槽原位掺杂多晶硅与高能离子注入技术相结合，使得TVS器件不仅能够承受更大的浪涌电流，而且在相同的芯片尺寸上具有更好的雪崩特性，同时可以彻底解决现有TVS器件结构中沟槽终端拐角处（A点）处存在的电场尖峰问题。
[0006]本专利技术的上述技术目的是通过以下技术方案得以实现的：一种基于沟槽原位掺杂多晶硅的TVS器件，包括：重掺杂第一导电类型衬底；掩膜层，所述掩膜层位于所述重掺杂第一导电类型衬底的上表面，且所述重掺杂第一导电类型衬底内设有若干间隔排列的沟槽；第二导电类型离子注入区，各沟槽底部通过离子注入工艺形成球形第二导电类型离子注入区；第二导电类型原位掺杂多晶硅，所述第二导电类型原位掺杂多晶硅填充在各沟槽中，且各沟槽中的第二导电类型原位掺杂多晶硅顶端穿过掩膜层后连接于位于掩膜层上表面形成顶部多晶硅层；
介质层，所述介质层位于所述掩膜层和顶部多晶硅层上表面，且所述介质层中心处开有连接顶部多晶硅层的金属接触孔；金属层，所述金属层通过金属接触孔沉积在顶部多晶硅层的上表面；钝化层，所述钝化层位于所述金属层和介质层上表面，且所述钝化层中心开有连通金属层的连接孔。
[0007]优选地，若干所述沟槽的排列间距为5～10μm。
[0008]优选地，所述沟槽的宽度为0.5～2.0μm。
[0009]优选地，所述沟槽的深度为5～20μm。
[0010]优选地，所述重掺杂第一导电类型衬底为重掺杂N型衬底，所述第二导电类型离子注入区为P型离子注入区，所述第二导电类型原位掺杂多晶硅为P型原位掺杂多晶硅。
[0011]优选地，所述重掺杂第一导电类型衬底为重掺杂P型衬底，所述第二导电类型离子注入区为N型离子注入区，所述第二导电类型原位掺杂多晶硅为N型原位掺杂多晶硅。
[0012]优选地，所述第二导电类型原位掺杂多晶硅的电阻率为0.002～0.010Ω
•
cm。
[0013]优选地，所述重掺杂第一导电类型衬底的电阻率为0.002～500Ω
•
cm。
[0014]一种基于沟槽原位掺杂多晶硅的TVS器件的制造方法，具体步骤如下：S1：在重掺杂第一导电类型衬底表面沉积一层掩膜层；S2：对步骤S1沉积得到的掩膜层进行光刻，形成掩膜图案，随后对掩膜图案下方的重掺杂第一导电类型衬底进行离子蚀刻，形成若干间隔排列的沟槽；S3：采用离子注入工艺在沟槽底部形成第二导电类型离子注入区；S4：在所述沟槽中填充第二导电类型原位掺杂多晶硅，各沟槽中的第二导电类型原位掺杂多晶硅顶端穿过掩膜层后在掩膜层顶部连接形成顶部多晶硅层；S5：采用激活退火处理，使得沟槽中的所述第二导电类型原位掺杂多晶硅和沟槽底部的第二导电类型离子注入区与第一导电类型衬底的侧面和底面形成球形扩散PN结；S6：在掩膜层和顶部多晶硅层表面沉积介质层，并在介质层中心处蚀刻形成连通顶部多晶硅层的金属接触孔；S7：在介质层上表面沉积金属层，所述金属层填充所述金属接触孔并与所述顶部多晶硅层上表面接触，随后采用蚀刻工艺去除金属层多余部分；S8：在金属层和介质层上表面沉积钝化层，并在钝化层中心处蚀刻形成连通金属层的连接孔。
[0015]有益效果：本专利技术公开了一种基于沟槽原位掺杂多晶硅的TVS器件及其制造方法，具有如下优点：1）本专利技术的PN结为一球形结，不存在直角PN结，因此电场尖峰不会在PN结处集中，从而大大优化了器件的击穿特性，使其击穿后可迅速均匀开启，具有更均匀的电流分布和更强的浪涌能力。
[0016]2）本专利技术通过调节硅衬底电阻率（0.002
‑
500Ω
·
cm），使得TVS器件的反向击穿电压（Vbr）可以在6V到200V之间变化，从而实现对5V
‑
200V电压下工作的设备和电路的保护。
[0017]3）本专利技术可以在不改变芯片尺寸的前提下，保证TVS的电流分布均匀性，可以广泛的应用在通讯、安防、工业、电器电气设备的保护上。
附图说明
[0018]图1为瞬态电压抑制器二极管的工作示意图。
[0019]图2为现有技术中沟槽直角PN结的示意图。
[0020]图3为本专利技术的TVS器件结构示意图。
[0021]图4为实施例1中步骤S1的衬底示意图。
[0022]图5为实施例1中步骤S2完成后的示意图。
[0023]图6为实施例1中步骤S3完成后的示意图。
[0024]图7为实施例1中步骤S4完成后的示意图。
[0025]图8为实施例1中步骤S6完成后的示意图。
[0026]图9为实施例1中步骤S7完成后的示意图。
[0027]图中：重掺杂第一导电类型衬底1、掩膜层2、第二导电类型离子注入区3、第二导电类型原位掺杂多晶硅4、顶部多晶硅层5、金属层6、介质层7、金属接触孔7
‑
1、钝化层8、连接孔8
‑
1、沟槽9。
具体实施方式
[0028]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于沟槽原位掺杂多晶硅的TVS器件，其特征在于，包括：重掺杂第一导电类型衬底；掩膜层，所述掩膜层位于所述重掺杂第一导电类型衬底的上表面，且所述重掺杂第一导电类型衬底内设有若干间隔排列的沟槽；第二导电类型离子注入区，各沟槽底部通过离子注入工艺形成球形第二导电类型离子注入区；第二导电类型原位掺杂多晶硅，所述第二导电类型原位掺杂多晶硅填充在各沟槽中，且各沟槽中的第二导电类型原位掺杂多晶硅顶端穿过掩膜层后连接于位于掩膜层上表面形成顶部多晶硅层；介质层，所述介质层位于所述掩膜层和顶部多晶硅层上表面，且所述介质层中心处开有连接顶部多晶硅层的金属接触孔；金属层，所述金属层通过金属接触孔沉积在顶部多晶硅层的上表面；钝化层，所述钝化层位于所述金属层和介质层上表面，且所述钝化层中心开有连通金属层的连接孔。2.根据权利要求1所述的基于沟槽原位掺杂多晶硅的TVS器件，其特征在于，若干所述沟槽的排列间距为5～10μm。3.根据权利要求1或2所述的基于沟槽原位掺杂多晶硅的TVS器件，其特征在于，所述沟槽的宽度为0.5～2.0μm。4.根据权利要求3所述的基于沟槽原位掺杂多晶硅的TVS器件，其特征在于，所述沟槽的深度为5～20μm。5.根据权利要求1所述的基于沟槽原位掺杂多晶硅的TVS器件，其特征在于，所述重掺杂第一导电类型衬底为重掺杂N型衬底，所述第二导电类型离子注入区为P型离子注入区，所述第二导电类型原位掺杂多晶硅为P型原位掺杂多晶硅。6.根据权利要求1所述的基于沟槽原位掺杂多晶硅的TVS器件，其特征在于，所述重掺杂第一导电类型衬底为重掺杂P型衬底，所述第二导电类型离...

【专利技术属性】
技术研发人员：朱伟东，赵泊然，
申请(专利权)人：南京融芯微电子有限公司，
类型：发明
国别省市：