半导体封装件及用于安装半导体封装件的板制造技术

本公开提供一种半导体封装件及用于安装半导体封装件的板，所述半导体封装件包括：半导体芯片，具有有效表面和无效表面，所述有效表面上设置有连接焊盘，并且所述无效表面与所述有效表面相对；包封剂，设置为覆盖所述半导体芯片的至少部分；以及连接构件，包括重新分布层。所述重新分布层包括：多个第一焊盘；多个第二焊盘，围绕所述多个第一焊盘；以及多个第三焊盘，围绕所述多个第二焊盘。所述多个第二焊盘中的每个和所述多个第三焊盘中的每个具有与所述多个第一焊盘中的每个的形状不同的形状。所述多个第二焊盘之间的间隙和所述多个第三焊盘之间的间隙彼此交错。

【技术实现步骤摘要】
半导体封装件及用于安装半导体封装件的板本申请要求于2018年9月12日提交到韩国知识产权局的第10-2018-0109023号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
本公开涉及一种半导体封装件及用于安装半导体封装件的板。
技术介绍
由于在诸如移动通信、半导体、网络等的信息技术(IT)领域中的显著进步，使得在无线通信、数据通信、游戏等的领域中对于各种功能集成在单个终端中的产品的市场需求正在迅速增长。因此，已经广泛地开发了使用焊球或焊盘在板上安装封装件的表面安装技术。根据内部封装件设计，可在一定程度上屏蔽在封装件中发生的电磁干扰(EMI)。然而，当封装件通过焊球、焊盘等安装在印刷电路板(PCB)上时，在PCB和其上设置有焊球、焊盘等的封装件之间存在空间，并且在屏蔽通过该空间辐射的EMI的方面存在局限性。
技术实现思路
本公开的一方面用于提供一种半导体封装件，该半导体封装件具有当该半导体封装件安装在板上时有效地屏蔽通过板和半导体封装件之间的空间辐射的电磁波的结构。详细地，本公开的一方面在于按照下面的方式设计重新分布层的焊盘：将分别包括具有预定长度的至少一个或更多个屏蔽坝的多个屏蔽构件引入到设置有封装件的电连接金属凸块的安装表面的外边缘。根据本公开的一方面，一种半导体封装件包括：半导体芯片，具有有效表面和无效表面，所述有效表面上设置有连接焊盘，并且所述无效表面与所述有效表面相对；包封剂，覆盖所述半导体芯片的至少部分；以及连接构件，设置在所述包封剂和所述半导体芯片的所述有效表面上，所述连接构件包括重新分布层。所述重新分布层包括：多个第一焊盘；多个第二焊盘，沿着所述连接构件的外周设置以围绕所述多个第一焊盘；以及多个第三焊盘，沿着所述连接构件的外周设置以围绕所述多个第二焊盘。所述多个第二焊盘中的每个和所述多个第三焊盘中的每个具有与所述多个第一焊盘中的每个的形状不同的形状。在所述连接构件的外周的延伸方向上，所述多个第二焊盘之间的间隙和所述多个第三焊盘之间的间隙彼此交错。根据本公开的一方面，一种用于安装封装件的板包括：印刷电路板，包括多个第一安装焊盘、围绕所述多个第一安装焊盘的多个第二安装焊盘以及围绕所述多个第二安装焊盘的多个第三安装焊盘；以及半导体封装件，安装在所述印刷电路板上。所述半导体封装件包括：半导体芯片，具有有效表面和无效表面，所述有效表面设置有连接焊盘，并且所述无效表面与所述有效表面相对；包封剂，覆盖所述半导体芯片的至少部分；连接构件，设置在所述半导体芯片的所述有效表面上，所述连接构件包括重新分布层；多个电连接金属凸块，设置在所述连接构件上并且连接到所述多个第一安装焊盘；第一屏蔽构件，设置在所述连接构件上以沿着所述连接构件的外周围绕所述多个电连接金属凸块并且连接到所述多个第二安装焊盘；以及第二屏蔽构件，设置在所述连接构件上以沿着所述连接构件的外周围绕所述第一屏蔽构件并且连接到所述多个第三安装焊盘。所述第一屏蔽构件中的每个和所述第二屏蔽构件中的每个具有多个屏蔽坝，所述屏蔽坝沿着所述连接构件的外周具有预定长度。根据本公开的一方面，一种半导体封装件包括：半导体芯片，具有有效表面和无效表面，所述有效表面设置有连接焊盘，并且所述无效表面与所述有效表面相对；包封剂，覆盖所述半导体芯片的至少部分；以及连接构件，设置在所述包封剂和所述半导体芯片的所述有效表面上，所述连接构件包括重新分布层。所述重新分布层包括：多个第一焊盘；多个第二焊盘，通过第一间隙彼此间隔开并且围绕所述多个第一焊盘；以及多个第三焊盘，通过第二间隙彼此间隔开并且围绕所述多个第二焊盘。所述多个第二焊盘中的一个设置在所述多个第一焊盘和所述第二间隙中的一个之间。附图说明通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征及优点将被更清楚地理解，附图中：图1是示出电子装置系统的示例的示意性框图；图2是示出电子装置的示例的示意性透视图；图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；图4是示出扇入型半导体封装件的封装工艺的示意性截面图；图5是示出扇入型半导体封装件安装在球栅阵列(BGA)基板上并最终被安装在电子装置的主板上的情况的示意性截面图；图6是示出扇入型半导体封装件嵌在BGA基板中并最终被安装在电子装置的主板上的情况的示意性截面图；图7是示出扇出型半导体封装件的示意性截面图；图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；图9是示出半导体封装件的示例的示意性截面图；图10是示出当沿着方向“A”观察图9中的半导体封装件时最下方重新分布层的焊盘的设计的示意性平面图；图11是示出当沿着方向“A”观察图9中的半导体封装件时电连接金属凸块和屏蔽构件的设计的示意性平面图；图12是沿着图9中的线I-I’截取的示意性截面图。图13是沿着图9中的线II-II’截取的示意性截面图；图14是示出用于制造图9中的半导体封装件的面板的示例的示意性截面图；图15A至图15E是示出制造图9中的半导体封装件的示意性示例的工艺图；图16A和图16B是示出当沿着方向“A”观察图9中的半导体封装件时的各种示例的示意性平面图；图17示意性示出了半导体封装件的另一示例；图18示意性示出了半导体封装件的另一示例；图19示意性示出了半导体封装件的另一示例；图20是示出在图9中的半导体封装件安装在印刷电路板上的情况下电磁屏蔽效果的示意性截面图；以及图21是示出在图9中的半导体封装件应用于电子装置的情况下安装面积显著减小的示意性平面图。具体实施方式在下文中，将参照附图对本公开的实施例进行如下描述。电子装置图1是示出电子装置系统的示例的示意性框图。参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或电连接到主板1010的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。网络相关组件1030可包括根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族本文档来自技高网...

【技术保护点】
1.一种半导体封装件，包括：/n半导体芯片，具有有效表面和无效表面，所述有效表面上设置有连接焊盘，并且所述无效表面与所述有效表面相对；/n包封剂，覆盖所述半导体芯片的至少部分；以及/n连接构件，设置在所述包封剂和所述半导体芯片的所述有效表面上，所述连接构件包括重新分布层，/n其中，所述重新分布层包括：多个第一焊盘；多个第二焊盘，沿着所述连接构件的外周设置以围绕所述多个第一焊盘；以及多个第三焊盘，沿着所述连接构件的外周设置以围绕所述多个第二焊盘；并且/n在所述连接构件的外周的延伸方向上，所述多个第二焊盘之间的间隙和所述多个第三焊盘之间的间隙彼此交错。/n

【技术特征摘要】
20180912 KR 10-2018-01090231.一种半导体封装件，包括：
半导体芯片，具有有效表面和无效表面，所述有效表面上设置有连接焊盘，并且所述无效表面与所述有效表面相对；
包封剂，覆盖所述半导体芯片的至少部分；以及
连接构件，设置在所述包封剂和所述半导体芯片的所述有效表面上，所述连接构件包括重新分布层，
其中，所述重新分布层包括：多个第一焊盘；多个第二焊盘，沿着所述连接构件的外周设置以围绕所述多个第一焊盘；以及多个第三焊盘，沿着所述连接构件的外周设置以围绕所述多个第二焊盘；并且
在所述连接构件的外周的延伸方向上，所述多个第二焊盘之间的间隙和所述多个第三焊盘之间的间隙彼此交错。


2.根据权利要求1所述的半导体封装件，其中，所述多个第二焊盘中的每个和所述多个第三焊盘中的每个具有与所述多个第一焊盘中的每个的形状不同的形状。


3.根据权利要求1所述的半导体封装件，其中，所述多个第二焊盘中的每个和所述多个第三焊盘中的每个沿着所述连接构件的外周具有预定长度，并且
所述预定长度分别大于所述多个第二焊盘的所述间隙的宽度和所述多个第三焊盘的所述间隙的宽度。


4.根据权利要求3所述的半导体封装件，其中，所述多个第一焊盘中的每个具有圆形形状。


5.根据权利要求1所述的半导体封装件，其中，所述多个第三焊盘具有设置在所述连接构件的至少一个拐角的至少一个间隙，并且
所述多个第二焊盘中的至少一个设置在所述连接构件的设置有所述多个第三焊盘的所述至少一个间隙的拐角处。


6.根据权利要求1所述的半导体封装件，其中，所述多个第一焊盘中的至少一个电连接到所述连接焊盘中的用于信号的连接焊盘，并且
所述多个第二焊盘中的每个和所述多个第三焊盘中的每个电连接到所述连接焊盘中的用于接地的连接焊盘。


7.根据权利要求1所述的半导体封装件，其中，所述多个第一焊盘中的至少一个电连接到所述连接焊盘中的用于信号的连接焊盘，并且
所述多个第二焊盘中的一个和所述多个第三焊盘中的一个中的每个电连接到所述连接焊盘中的接地连接焊盘。


8.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
多个电连接金属凸块，设置在所述连接构件上并且分别电连接到所述多个第一焊盘；
多个第一屏蔽坝，设置在所述连接构件上并且分别电连接到所述多个第二焊盘；以及
多个第二屏蔽坝，设置在所述连接构件上并且分别电连接到所述多个第三焊盘，
其中，在所述连接构件的外周的延伸方向上，所述多个第一屏蔽坝之间的间隙和所述多个第二屏蔽坝之间的间隙彼此交错。


9.根据权利要求8所述的半导体封装件，其中，所述多个第一屏蔽坝中的每个和所述多个第二屏蔽坝中的每个具有沿着所述连接构件的外周具有预定长度的坝形状，并且
所述预定长度分别大于所述多个第一屏蔽坝的间隙的宽度和所述多个第二屏蔽坝的间隙的宽度。


10.根据权利要求9所述的半导体封装件，其中，所述多个电连接金属凸块中的每个具有球形状。


11.根据权利要求8所述的半导体封装件，其中，所述多个第二屏蔽坝具有设置在所述连接构件的至少一个拐角的至少一个间隙，并且
所述多个第一屏蔽坝中的至少一个设置在所述连接构件的设置有所述多个第二屏蔽坝的所述至少一个间隙的拐角处。


12.根据权利要求8所述的半导体封装件，其中，所述多个电连接金属凸块中的至少一个电连接到所述连接焊盘中的用于信号的连接焊盘，并且
所述多个第一屏蔽坝中的每个和所述多个第二屏蔽坝中的每个电连接到所述连接焊盘中的用于接地的连接焊盘。


13.根据权利要求8所述的半导体封装件，其中，所述多个电连接金属凸块中的至少一个电连接到所述连接焊盘中的用于信号的连接焊盘，并且
所述多个第一屏蔽坝中的一个和所述多个第二屏蔽坝中的一个中的每个电连接到所述连接焊盘中的接地连接焊盘。


14.根据权利要求8所述的半导体封装件，其中，所述多个电连接金属凸块中的每个以及所述多个第一屏蔽坝和所述多个第二屏蔽坝中的每个包括低熔点金属，所述低熔点金属包括锡或包含锡的合金。


15.根据权利要求8所述的半导体封装件，其中，所述多个电连接金属凸块中的每个、所述多个第一屏蔽坝中的每个和所述多个第二屏蔽坝中的每个并排地设置在相同的高度处。


16.根据权利要求8所述的半导体封装件，其中，在垂直于所述连接构件的外周的方向上，所述多个第二屏蔽坝之间的所述间隙分别与所述多个第一屏蔽坝中的一个或更多个叠置，并且所述多个第一屏蔽坝之间的所述间隙与所述多个第二屏蔽坝中的一个或更多个叠置。


17.根据权利要求1所述的半导体封装件，其中，在垂直于所述连接构件的外周的...

【专利技术属性】
技术研发人员：林裁贤，金哲奎，郑景文，金汉，徐允锡，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR