晶圆级系统封装方法以及封装结构技术方案

本发明专利技术提供一种晶圆级系统封装方法和封装结构，所述晶圆级系统封装方法包括：形成键合结构，所述键合结构包括：器件晶圆以及键合于所述器件晶圆的多个芯片，所述多个芯片中待屏蔽的芯片为第一芯片，所述第一芯片的数量为一个或多个；形成覆盖所述多个芯片的封装层；在所述封装层中形成围绕各个所述第一芯片的沟槽；在所述沟槽中和第一芯片上方封装层表面形成导电材料；位于所述沟槽中的导电材料为导电侧壁，位于所述第一芯片上方封装层表面的导电材料为导电层，用于与所述导电侧壁相连构成屏蔽壳体。本发明专利技术晶圆级系统封装方法以及封装结构，能减小所形成封装结构的体积和厚度。

Packaging method and structure of wafer level system

【技术实现步骤摘要】
晶圆级系统封装方法以及封装结构
本专利技术涉及半导体
，尤其涉及一种晶圆级系统封装方法以及封装结构。
技术介绍
随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(BallGridArray，BGA)、芯片尺寸封装(ChipScalePackage，CSP)、晶圆级封装(WaferLevelPackage，WLP)、三维封装(3D)和系统封装(SysteminPackage，SiP)等。目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级系统封装(WaferLevelPackageSysteminPackage，WLPSiP)，与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。集成电路在使用过程中容易受到外界磁场的影响，从而造成性能不够稳定的问题。现有技术通过在集成电路中设置屏蔽结构本文档来自技高网...

【技术保护点】
1.一种晶圆级系统封装方法，其特征在于，包括：/n形成键合结构，所述键合结构包括：器件晶圆以及键合于所述器件晶圆的多个芯片，所述多个芯片中待屏蔽的芯片为第一芯片，所述第一芯片的数量为一个或多个；/n形成覆盖所述多个芯片的封装层；/n在所述封装层中形成围绕各个所述第一芯片的沟槽；/n在所述沟槽中和第一芯片上方封装层表面形成导电材料；位于所述沟槽中的导电材料为导电侧壁，位于所述第一芯片上方封装层表面的导电材料为导电层，用于与所述导电侧壁相连构成屏蔽壳体。/n

【技术特征摘要】
1.一种晶圆级系统封装方法，其特征在于，包括：
形成键合结构，所述键合结构包括：器件晶圆以及键合于所述器件晶圆的多个芯片，所述多个芯片中待屏蔽的芯片为第一芯片，所述第一芯片的数量为一个或多个；
形成覆盖所述多个芯片的封装层；
在所述封装层中形成围绕各个所述第一芯片的沟槽；
在所述沟槽中和第一芯片上方封装层表面形成导电材料；位于所述沟槽中的导电材料为导电侧壁，位于所述第一芯片上方封装层表面的导电材料为导电层，用于与所述导电侧壁相连构成屏蔽壳体。


2.如权利要求1所述的封装方法，其特征在于，所述在所述沟槽中和封装层表面形成导电材料的步骤包括：
在所述封装层上覆盖导电材料；
去除部分导电材料且保留各个第一芯片上方封装层表面的导电材料，所保留的导电材料为所述导电层。


3.如权利要求2所述的封装方法，其特征在于，所述导电侧壁背向所述第一芯片的面为外侧面；去除部分导电材料且保留第一芯片上方封装层表面的导电材料的步骤包括：
在所述第一芯片上方的导电材料上形成掩膜层，所述掩膜层遮挡第一芯片上方的导电层且所述掩膜层的侧壁与所述外侧面对准；
去除所述掩膜层露出的导电材料。


4.如权利要求1所述的封装方法，其特征在于，通过刻蚀工艺形成所述沟槽。


5.如权利要求4所述的封装方法，其特征在于，所述刻蚀工艺为激光刻蚀工艺。


6.如权利要求1所述的封装方法，其特征在于，所述导电材料为金属，通过电镀工艺形成所述金属。


7.如权利要求1所述的封装方法，其特征在于，所述封装层的材料为聚合物或介电质。


8.如权利要求1所述的封装方法，其特征在于，通过注塑工艺形成所述封装层。


9.如权利要求1所述的封装方法，其特征在于，所述沟槽露出所述器件晶圆，或者，所述沟槽的底部位于所述封装层中。

...

【专利技术属性】
技术研发人员：罗海龙，克里夫·德劳利，
申请(专利权)人：中芯集成电路宁波有限公司，
类型：发明
国别省市：浙江;33