用于三维存储器的单元电流测量制造技术

一种用于测量三维存储器的存储单元电流的方法包括将第一测试电压施加到3D存储器件的外围电路的源极线焊盘，其中所述源极线焊盘电连接至3D存储器件的3D存储阵列的公共源极线，并且形成于第一衬底上的所述外围电路和形成于第二衬底上的所述3D存储阵列通过直接键合来电连接。所述方法还包括将第二测试电压施加至3D存储阵列的位线焊盘，其中所述位线焊盘和3D存储阵列形成在第二衬底的相对侧上。在一些实施例中，所述方法包括将第二测试电压施加至电源焊盘，其中电源焊盘电连接至外围电路的页缓冲器。

Cell current measurement for 3D memory

【技术实现步骤摘要】
【国外来华专利技术】用于三维存储器的单元电流测量
本公开总体上涉及半导体
，更具体而言涉及用于形成三维(3D)存储器的方法。
技术介绍
随着存储器件缩小到更小的管芯尺寸以降低制造成本并且提高存储密度，平面存储单元的缩放因加工技术限制和可靠性问题而面临挑战。三维(3D)存储架构能够解决平面存储单元中的密度和性能限制。在3D存储器中，存储单元可以被编程或擦除，以进行数据存储。有时多个状态可以被存储到一个存储单元中。因此，在编程或擦除之后有必要对存储单元的器件参数进行验证。一般而言，可以从流经存储单元的电流中提取存储单元的状态和器件参数。因此，需要一种能够容易地实施并且提供精确的数据的存储单元电流测量方法。
技术实现思路
本公开中描述了一种三维(3D)存储器件和用于电流测量的方法的实施例。本公开的一个方面提供了一种用于测量三维(3D)存储器件中的存储单元的电流的方法。所述方法包括将第一测试电压施加到3D存储器件的外围电路的源极线焊盘，其中，所述源极线焊盘电连接至3D存储器件的3D存储阵列的公共源极线，并且形成于第一衬底上的所述外围电路和形成于第二衬底上的所述3D存储阵列通过直接键合来电连接。所述方法还包括将第二测试电压施加至3D存储阵列的位线焊盘，其中，所述位线焊盘和3D存储阵列形成在所述第二衬底的相对侧上，并且所述位线焊盘使用贯穿阵列接触与所述存储单元的位线电连接。所述方法还包括将操作电压施加至所述存储单元的字线，其中，所述字线电连接至所述存储单元的控制栅。所述方法还包括将通过电压(passvoltage)施加至未被选择的存储单元的字线，并且测量流经所述位线焊盘或源极线焊盘的电流。在一些实施例中，施加第二测试电压包括施加处于0V至10V之间的电压。在一些实施例中，施加第一测试电压包括施加0V的电压。在一些实施例中，施加操作电压包括施加处于0.5V至5V之间的电压。在一些实施例中，施加通过电压包括施加处于0V至10V之间但不限于此的电压。在一些实施例中，所述方法还包括通过所述外围电路的第一晶体管使公共源极线与内部地断开电连接，以及通过所述外围电路的第二晶体管使公共源极线与所述源极线焊盘电连接。在一些实施例中，所述方法还包括在对应于所述存储单元的存储器串的下部选择栅和顶部选择栅上施加开关电压。在一些实施例中，施加所述开关电压包括施加处于0.5V至5V之间但不限于此的电压。在一些实施例中，所述方法还包括使公共源极线和所述存储单元的存储器串的源极端子通过掺杂源极线区和阵列公共源极电连接。在一些实施例中，穿过所述第二衬底的贯穿阵列接触被配置为在所述位线焊盘和所述位线之间形成电接触。在一些实施例中，所述方法还包括通过键合界面处的一个或多个互连VIA使所述源极线焊盘与所述3D存储阵列的公共源极线电连接。本公开的另一方面提供了一种测量三维(3D)存储器件中的存储单元的电流的方法。所述方法包括将第一测试电压施加到3D存储器件的外围电路的源极线焊盘，其中，所述源极线焊盘电连接至3D存储器件的3D存储阵列的公共源极线，并且形成于第一衬底上的所述外围电路和形成于第二衬底上的所述3D存储阵列通过直接键合来电连接。所述方法还包括将第二测试电压施加至电源焊盘，其中，所述电源焊盘电连接至外围电路的页缓冲器，所述页缓冲器被配置成为所述存储单元提供暂时存储。所述方法还包括将操作电压施加至所述存储单元的字线，其中，所述字线电连接至所述存储单元的控制栅。所述方法还包括将通过电压施加至未被选择的存储单元的字线，并且检测流经所述电源焊盘或源极线焊盘的电流。在一些实施例中，所述方法还包括通过外围电路的第一晶体管使公共源极线与内部地断开电连接，以及通过外围电路的第二晶体管使公共源极线与所述源极线焊盘电连接。在一些实施例中，所述方法还包括：向所述页缓冲器的感测锁存器的第一输出端提供第一数据信号，其中，所述第一数据信号被配置为导通外围电路的第三晶体管，从而实现电源焊盘与感测节点之间的电连接；以及使外围电路的第四晶体管截止，从而使所述感测锁存器的第二输出端与所述感测节点断开电连接。在一些实施例中，所述方法还包括通过外围电路的第五晶体管使所述感测节点与所述存储单元的位线电连接。在一些实施例中，所述方法还包括通过外围电路的第六晶体管使所述页缓冲器与内部电源断开电连接。本领域技术人员根据说明书、权利要求和本公开的附图能够理解本公开的其他方面。附图说明被并入本文并形成说明书的部分的附图例示了本公开的实施例并与说明书一起进一步用以解释本公开的原理，并使相关领域的技术人员能够做出和使用本公开。图1示出了根据本公开的一些实施例的示例性三维(3D)存储管芯的示意性俯视图。图2示出了根据本公开的一些实施例的3D存储管芯的一个区域的示意性俯视图。图3示出了根据本公开的一些实施例的示例性3D存储阵列结构的部分的透视图。图4示出了根据本公开的一些实施例的外围电路的截面图。图5示出了根据本公开的一些实施例的存储阵列的截面图。图6示出了根据本公开的一些实施例在键合了外围电路和存储阵列之后的3D存储器件的截面图。图7示出了根据本公开的一些实施例的处于某一工艺阶段的3D存储器件的截面图。图8示出了根据本公开的一些实施例用于测量3D存储器件的电流的电路。在结合附图考虑时，通过下文阐述的详细描述，本专利技术的特征和优点将变得更加显而易见，在附图中，始终以类似的附图标记表示对应的要素。在附图中，类似地附图标记一般指示等同的、功能上类似的以及/或者结构上类似的要素。在对应附图标记中通过最左侧位指示首次出现该要素的附图。将参考附图描述本公开的实施例。具体实施方式尽管讨论了具体配置和布置，但是应当理解所述讨论仅出于例示的目的。本领域技术人员将认识到可以使用其他配置和布置而不脱离本公开的实质和范围。对于本领域技术人员显而易见的是也可以将本公开用到各种各样的其他应用当中。应当指出，在说明书中提到“一个实施例”、“实施例”、“示例实施例”、“一些实施例”等表示所描述的实施例可以包括特定的特征、结构或特性，但未必每个实施例都包括该特定的特征、结构或特性。此外，这样的短语未必是指同一实施例。此外，在结合实施例描述特定的特征、结构或特性时，结合明确或未明确描述的其他实施例实现这样的特征、结构或特性处于本领域技术人员的知识范围之内。一般而言，应当至少部分地根据使用语境来理解术语。例如，至少部分地根据语境，文中采用的术语“一个或多个”可以用于从单数的意义上描述任何特征、结构或特性，或者可以用于从复数的意义上描述特征、结构或特性的组合。类似地，至少部分地取决于语境，还可以将术语“一”、“一个”或“该”理解为传达单数用法或者传达复数用法。此外，还是至少部分地取决于语境，可以将术语“基于”理解为未必意在传达排他的一组因素，相反可以允许存在其他的未必明确表述的因素。应当容易地理解，应当按照最宽的本文档来自技高网...

【技术保护点】
1.一种测量三维(3D)存储器件中的存储单元的电流的方法，包括：/n将第一测试电压施加至所述3D存储器件的外围电路的源极线焊盘，其中/n所述源极线焊盘电连接至所述3D存储器件的3D存储阵列的公共源极线；并且/n形成于第一衬底上的所述外围电路和形成于第二衬底上的所述3D存储阵列通过直接键合来电连接；/n将第二测试电压施加至所述3D存储阵列的位线焊盘，其中所述位线焊盘和所述3D存储阵列形成在所述第二衬底的相对侧上，并且所述位线焊盘使用贯穿阵列接触与所述存储单元的位线电连接；/n将操作电压施加至所述存储单元的字线，其中所述字线电连接至所述存储单元的控制栅；/n将通过电压施加至未被选择的存储单元的字线；以及/n测量流经所述位线焊盘或所述源极线焊盘的电流。/n

【技术特征摘要】
【国外来华专利技术】1.一种测量三维(3D)存储器件中的存储单元的电流的方法，包括：
将第一测试电压施加至所述3D存储器件的外围电路的源极线焊盘，其中
所述源极线焊盘电连接至所述3D存储器件的3D存储阵列的公共源极线；并且
形成于第一衬底上的所述外围电路和形成于第二衬底上的所述3D存储阵列通过直接键合来电连接；
将第二测试电压施加至所述3D存储阵列的位线焊盘，其中所述位线焊盘和所述3D存储阵列形成在所述第二衬底的相对侧上，并且所述位线焊盘使用贯穿阵列接触与所述存储单元的位线电连接；
将操作电压施加至所述存储单元的字线，其中所述字线电连接至所述存储单元的控制栅；
将通过电压施加至未被选择的存储单元的字线；以及
测量流经所述位线焊盘或所述源极线焊盘的电流。


2.根据权利要求1所述的方法，其中施加所述第二测试电压包括施加处于0V至10V之间的电压。


3.根据权利要求1所述的方法，其中施加所述第一测试电压包括施加0V的电压。


4.根据权利要求1所述的方法，其中施加所述操作电压包括施加处于0.5V至5V之间的电压。


5.根据权利要求1所述的方法，其中施加所述通过电压包括施加处于0V至10V之间的电压。


6.根据权利要求1所述的方法，还包括：
通过所述外围电路的第一晶体管使所述公共源极线与内部地断开电连接；以及
通过所述外围电路的第二晶体管使所述公共源极线与所述源极线焊盘电连接。


7.根据权利要求1所述的方法，还包括：
在对应于所述存储单元的存储器串的下部选择栅和顶部选择栅上施加开关电压。


8.根据权利要求7所述的方法，其中施加所述开关电压包括施加处于0.5V至5V之间的电压。


9.根据权利要求1所述的方法，还包括：
通过掺杂源极线区和阵列公共源极使所述公共源极线和所述存储单元的存储器串的源极端子电连接。


10.根据权利要求1所述的方法，其中穿过所述第二衬底的所述贯穿阵列接触被配置成在所述位线焊盘和所述位线之间形成电接触。


11.根据权利要求1所述的方法，还包括：
通过键合界面处的一个或多个互连VIA使所述源极线...

【专利技术属性】
技术研发人员：吴振勇，金允哲，梅文龙，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42