【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体
，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强...
【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底包括衬底、凸出于所述衬底上分立的鳍部、横跨所述鳍部且覆盖所述鳍部部分顶壁和侧壁的栅极结构以及位于所述栅极结构两侧鳍部中的源漏掺杂层；/n刻蚀部分厚度的所述源漏掺杂层，形成沟槽，所述沟槽包括第一凹槽和位于所述第一凹槽底面的第二凹槽，且所述第二凹槽的开口小于所述第一凹槽的开口；/n在所述沟槽中填充导电材料，形成接触孔插塞。/n
【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底、凸出于所述衬底上分立的鳍部、横跨所述鳍部且覆盖所述鳍部部分顶壁和侧壁的栅极结构以及位于所述栅极结构两侧鳍部中的源漏掺杂层；
刻蚀部分厚度的所述源漏掺杂层，形成沟槽，所述沟槽包括第一凹槽和位于所述第一凹槽底面的第二凹槽，且所述第二凹槽的开口小于所述第一凹槽的开口；
在所述沟槽中填充导电材料，形成接触孔插塞。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀部分厚度的所述源漏掺杂层，形成沟槽的步骤包括：刻蚀部分厚度所述源漏掺杂层，形成所述第一凹槽；刻蚀所述第一凹槽底面的源漏掺杂层材料，形成所述第二凹槽。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底还包括层间介质层，刻蚀部分厚度的所述源漏掺杂层，形成沟槽的步骤包括：刻蚀所述层间介质层。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：在形成所述第一凹槽后，刻蚀所述第一凹槽底面的源漏掺杂层材料，形成第二凹槽前，形成覆盖所述第一凹槽侧壁的侧墙层；刻蚀所述第一凹槽底面的源漏掺杂层材料，形成所述第二凹槽的步骤包括：以所述侧墙层为掩膜刻蚀所述侧墙层露出的所述源漏掺杂层材料，形成第二凹槽。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，
所述半导体结构的形成方法还包括：在形成所述第一凹槽后，形成覆盖所述第一凹槽侧壁的侧墙层前，形成保形覆盖所述第一凹槽的第一金属硅化物材料层；
刻蚀所述第一凹槽底面的源漏掺杂层材料形成第二凹槽的步骤包括：刻蚀所述侧墙层露出的所述第一金属硅化物材料层，形成第一金属硅化物层；所述半导体结构的形成方法还包括：在形成所述第二凹槽后，在所述沟槽中填充导电材料，形成接触孔插塞前，形成保形覆盖所述第二凹槽的第二金属硅化物层，且所述第二金属硅化物层与所述第一金属硅化物层相连接。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，形成侧墙层的步骤包括：所述侧墙层的厚度为5纳米至15纳米。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀部分厚度的所述源漏掺杂层，形成沟槽的步骤包括：刻蚀所述源漏掺杂层，形成第二凹槽；刻蚀高于所述第二凹槽顶面的源漏掺杂层材料，形成所述第一凹槽。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：在形成所述第二凹槽后，形成所述第一凹槽前，形成覆盖所述第二凹槽的第二金属硅化物材料层；
刻蚀高于所述第二凹槽顶面的源漏掺杂层材料，形成...
【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。