【技术实现步骤摘要】
基于沟槽栅垂直浅超结的氮化镓基MOSFET器件及制作方法
本专利技术属于半导体器件
，特别涉及一种氮化镓基MOSFET器件，可用于电力电子设备的电能转换和高压大电流密度下的电路控制。
技术介绍
高功率半导体器件应用于电力电子设备的电能转换和高压大电流密度下的电路控制，随着人类可利用的环境资源日益减少，研发出新型优良性能、高转换效率的功率器件是有效的解决能源和环境冲突的有效方案之一。对于高功率半导体器件，其功率品质因数主要取决于器件的击穿电压和特定导通电阻，但是两者往往需要综合考虑进行优化设计才能有效提升功率器件的性能。随着半导体功率器件领域的不断发展，应用于功率器件的材料从第一代的Si材料到第二代的GaAs材料，都使得功率器件的性能发生了根本性质的变化。但是到目前为止，传统两代材料制作的半导体功率器件性能已经接近了由材料性质决定的理论极限。以GaN为代表的第三代半导体宽禁带材料具有高频、高功率、抗辐射、高饱和电子迁移率等特性，在电力电子方面具有优良的潜力。沟槽栅垂直MOSFETs器件相比于传统横向器件，垂直功率器件只需...
【技术保护点】
1.一种基于沟槽栅垂直浅超结的氮化镓基MOSFET器件，包括衬底(1)、漂移层(2)、P-柱层(3)、P+层(4)、n+层(5)、栅介质层(6)、源极(7)、漏极(8)、栅极(9)和钝化层(10)。其中，漂移层(2)位于衬底(1)的上部，P-柱层(3)位于漂移层(2)中，P-柱层(3)两侧的上方依次为P+层(4)和n+层(5)，栅介质层(6)位于n+层(5)上部，源极(7)位于栅介质层(6)两侧，漏极(8)位于衬底(1)下部；栅极(9)位于栅介质层(6)上部，且采用凹槽结构，该凹槽位于漂移层(2)、P+层(4)和n+层(5)的中间，钝化层(10)位于栅极(9)和源极(7)之...
【技术特征摘要】 【专利技术属性】
1.一种基于沟槽栅垂直浅超结的氮化镓基MOSFET器件，包括衬底(1)、漂移层(2)、P-柱层(3)、P+层(4)、n+层(5)、栅介质层(6)、源极(7)、漏极(8)、栅极(9)和钝化层(10)。其中，漂移层(2)位于衬底(1)的上部，P-柱层(3)位于漂移层(2)中，P-柱层(3)两侧的上方依次为P+层(4)和n+层(5)，栅介质层(6)位于n+层(5)上部，源极(7)位于栅介质层(6)两侧，漏极(8)位于衬底(1)下部；栅极(9)位于栅介质层(6)上部，且采用凹槽结构，该凹槽位于漂移层(2)、P+层(4)和n+层(5)的中间，钝化层(10)位于栅极(9)和源极(7)之间，其特征在于漂移层(2)中设有P-柱层(3)，用于拓展PN结耗尽区，提高器件击穿电压。
2.其特征在于漂移层(2)中设有P-柱层(3)，用于拓展PN结耗尽区，提高器件击穿电压。
3.根据权利要求1所述的器件，其特征在于，栅电极采用凹槽结构。
4.根据权利要求1所述的器件，其特征在于，P-柱层(3)的掺杂浓度为1016cm-3～1018cm-3，厚度不超过漂移区(2)厚度的1/2。
5.根据权利要求1所述的器件，其特征在于，栅介质层(6)和钝化层(10)采用SiN或SiO2或Al2O3或HfO2介质。
6.一种基于沟槽栅垂直浅超结的氮化镓基MOSFET器件制作方法，其特征在于，包括如下步骤：
1)对衬底表面进行清洗和预处理以消除表面悬挂键，并在H2氛围反应室的900℃～1200℃温度下热处理去除表面污染物；
2)在热处理后的衬底上采用MOCVD工艺淀积厚度为5～20μm的GaN，作为器件的漂移层；
3)对漂移区进行选择性刻蚀，选择待刻蚀的区域并刻蚀暴露出P-柱层的窗口，刻蚀的窗口厚度不超过漂移区厚度的1/2；
4)在暴露出的窗口外延掺杂浓度为1016cm-3～1018cm-3的P-柱层；
技术研发人员：刘爽，赵胜雷，张进成，刘志宏，宋秀峰，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。