【技术实现步骤摘要】
【国外来华专利技术】具有处理器和NAND闪存的键合半导体器件及其形成方法相关申请的交叉引用本申请要求2019年7月24日提交的、题为“BONDEDUNIFIEDSEMICONDUCTORCHIPSANDFABRICATIONANDOPERATIONMETHODSTHEREOF”的国际申请No.PCT/CN2019/097442、以及2019年4月30日提交的、题为“THREE-DIMENSIONALMEMORYDEVICEWITHEMBEDDEDDYNAMICRANDOM-ACCESSMEMORY”的国际申请NO.PCT/CN2019/085237的优先权的权益，通过引用将这两个国际申请的全部内容并入本文。
技术介绍
本公开的实施例涉及半导体器件及其制造方法。在现代移动设备(例如，智能手机、平板电脑等)中，使用多个复杂的片上系统(SOC)以实现各种功能，例如应用处理器、动态随机存取存储器(DRAM)、闪存、用于蓝牙、Wi-Fi、全球定位系统(GPS)、调频(FM)无线电、显示器等的各种控制器、以及基带处理器，它们被形成为分立的芯片。例如，包括中央处理...
【技术保护点】
1.一种半导体器件，包括：/n第一半导体结构，其包括处理器、静态随机存取存储器(SRAM)单元的阵列、以及包括多个第一键合触点的第一键合层；/n第二半导体结构，其包括NAND存储单元的阵列以及包括多个第二键合触点的第二键合层；以及/n在所述第一键合层和所述第二键合层之前的键合界面，其中，所述第一键合触点与所述第二键合触点在所述键合界面处接触。/n
【技术特征摘要】 【专利技术属性】
【国外来华专利技术】20190430 CN PCT/CN2019/085237;20190724 CN PCT/CN201.一种半导体器件，包括：
第一半导体结构，其包括处理器、静态随机存取存储器(SRAM)单元的阵列、以及包括多个第一键合触点的第一键合层；
第二半导体结构，其包括NAND存储单元的阵列以及包括多个第二键合触点的第二键合层；以及
在所述第一键合层和所述第二键合层之前的键合界面，其中，所述第一键合触点与所述第二键合触点在所述键合界面处接触。
2.根据权利要求1所述的半导体器件，其中，所述第一半导体结构包括：
衬底；
在所述衬底上的所述处理器；
在所述衬底上并且在所述处理器外部的所述SRAM单元的阵列；以及
在所述处理器和所述SRAM单元的阵列上方的所述第一键合层。
3.根据权利要求2所述的半导体器件，其中，所述第二半导体结构包括：
在所述第一键合层上方的所述第二键合层；
在所述第二键合层上方的存储器堆叠层；
竖直延伸穿过所述存储器堆叠层的三维(3D)NAND存储器串的阵列；以及
在所述3DNAND存储器串的阵列上方并与所述3DNAND存储器串的阵列接触的半导体层。
4.根据权利要求2所述的半导体器件，其中，所述第二半导体结构包括：
在所述第一键合层上方的所述第二键合层；
在所述第二键合层上方的二维(2D)NAND存储单元的阵列；以及
在所述2DNAND存储单元的阵列上方并与所述2DNAND存储单元的阵列接触的半导体层。
5.根据权利要求3或4所述的半导体器件，还包括在所述半导体层上方的焊盘引出互连层。
6.根据权利要求3-5中任一项所述的半导体器件，其中，所述半导体层包括多晶硅。
7.根据权利要求3-5中任一项所述的半导体器件，其中，所述半导体层包括单晶硅。
8.根据权利要求1所述的半导体器件，其中，所述第二半导体结构包括：
衬底；
在所述衬底上方的存储器堆叠层；
竖直延伸穿过所述存储器堆叠层的3DNAND存储器串的阵列；以及
在所述存储器堆叠层和所述3DNAND存储器串的阵列上方的所述第二键合层。
9.根据权利要求1所述的半导体器件，其中，所述第二半导体结构包括：
衬底；
在所述衬底上的2DNAND存储单元的阵列；以及
在所述2DNAND存储单元的阵列上方的所述第二键合层。
10.根据权利要求8或9所述的半导体器件，其中，所述第一半导体结构包括：
在所述第二键合层上方的所述第一键合层；
在所述第一键合层上方的所述处理器；
在所述第一键合层上方并且在所述处理器外部的所述SRAM单元的阵列；以及
在所述处理器和所述SRAM单元的阵列上方并且与所述处理器和所述SRAM单元的阵列接触的半导体层。
11.根据权利要求10所述的半导体器件，还包括在所述半导体层上方的焊盘引出互连层。
12.根据权利要求10或11所述的半导体器件，其中，所述半导体层包括单晶硅。
13.根据权利要求1-12中任一项所述的半导体器件，其中，所述第一半导体结构还包括所述NAND存储单元的阵列的外围电路。
14.根据权利要求1-12中任一项所述的半导体器件，其中，所述第二半导体结构还包括所述NAND存储单元的阵列的外围电路。
15.根据权利要求14所述的半导体器件，其中，所述外围电路在所述NAND存储单元的阵列上方或下方。
16.根据权利要求14所述的半导体器件，其中，所述外围电路在所述NAND存储单元的阵列外部。
17.根据权利要求1-16中任一项所述的半导体器件，其中，所述第一半导体结构包括竖直地位于所述第一键合层和所述处理器之间的第一互连层，并且所述第二半导体结构包括竖直地位于所述第二键合层和所述NAND存储单元的阵列之间的第二互连层。
18.根据权利要求17所述的半导体器件，其中，所述处理器通过所述第一互连层和所述第二互连层以及所述第一键合触点和所述第二键合触点电连接到所述NAND存储单元的阵列。
19.根据权利要求17或18所述的半导体器件，其中，所述SRAM单元的阵列通过所述第一互连层和所述第二互连层以及所述第一键合触点和所述第二键合触点电连接到所述NAND存储单元的阵列。
20.根据权利要求1-19中任一项所述的半导体器件，其中，所述SRAM单元的阵列被分布在所述第一半导体结构中的多个单独区域中。
21.一种用于形成半导体器件的方法，包括：
在第一晶圆上形成多个第一半导体结构，其中，所述第一半导体结构中的至少一个包括处理器、静态随机存取存储器(SRAM)单元的阵列、以及包括多个第一键合触点的第一键合层；
在第二晶圆上形成多个第二半导体结构，其中，所述第二半导体结构中的至少一个包括NAND存储单元的阵列以及包括多个第二键合触点的第二键合层；
将所述第一晶圆和所述第二晶圆以面对面的方式键合，使得所述第一半导体结构中的至少一个键合到所述第二半导体结构中的至少一个，其中，所述第一半导体结构的所述第一键合触点与所述第二半导体结构的所述第二键合触点在键合界面处接触；以及
将所键合的第一晶圆和第二晶圆切割成多个管芯，其中，所述管芯中的至少一个包括所键合的第一半导体结构和第二半导体结构。
22.根据权利要求21所述的方法，其中，形成所述多个第一半导体结构包括：
在所述第一晶圆上形成所述处理器和所述SRAM单元的阵列；
在所述处理器和所述SRAM单元的阵列上方形成第一互连层；以及
在所述第一互连层上方形成所述第一键合层。
技术研发人员：程卫华，刘峻，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。