半导体装置及制造方法制造方法及图纸

本发明专利技术提供具有势垒金属且阈值电压的偏差小的半导体装置及制造方法。所述半导体装置具备：半导体基板；层间绝缘膜，其配置于半导体基板的上表面；钛层，其设置于层间绝缘膜上；以及氮化钛层，其设置于钛层上，在层间绝缘膜设置有使半导体基板的上表面的一部分露出的开口，钛层和氮化钛层还设置于开口内，与半导体基板接触而配置在开口的底部的钛层全部进行了钛硅化。

Semiconductor device and manufacturing method

【技术实现步骤摘要】
半导体装置及制造方法
本专利技术涉及半导体装置及制造方法。
技术介绍
以往，已知在设置有绝缘栅双极型晶体管(IGBT)等晶体管的半导体装置中，具备层叠钛层和氮化钛层等而成的势垒金属的构成(例如，参照专利文献1-4)。专利文献1：日本特开2016-225512号公报专利文献2：日本特开2000-195819号公报专利文献3：日本专利第5672719号专利文献4：日本特开平6-97111号公报
技术实现思路
技术问题在半导体基板内形成的缺陷可以通过向半导体基板内注入氢离子而恢复。但是，由于钛层阻碍氢的通过，所以如果设置势垒金属，则有时无法充分恢复半导体基板内的缺陷。技术方案为了解决上述课题，在本专利技术的第1方式中，提供一种具备半导体基板的半导体装置。半导体装置可以具备配置于半导体基板的上表面的层间绝缘膜。半导体装置可以具备设置于层间绝缘膜上的钛层。半导体装置可以具备设置于钛层上的氮化钛层。在层间绝缘膜可以设置有使半导体基板的上表面的一部分露出的开口。钛层和氮化钛层也可以设置于开口内。与半导体基板接触而配置在开口的底部的钛层可以全部进行了钛硅化。半导体装置可以具备在开口内设置于氮化钛层上的钨插塞。在开口以外的区域设置于层间绝缘膜上的钛层可以是不含有经钛硅化的部分的钛层。在开口以外的区域设置于层间绝缘膜上的钛层的厚度可以为30nm以上且45nm以下。开口处的层间绝缘膜的侧壁的至少一部分可以具有向上方凸的曲面形状。r>半导体基板可以具有从半导体基板的上表面设置到半导体基板的内部且沿预先确定的排列方向并排地设置于半导体基板的上表面的多个沟槽部。半导体基板可以具有在排列方向上被2个沟槽部所夹的台面部。层间绝缘膜可以以覆盖至少一部分沟槽部的上端的方式设置。开口可以以至少使一部分台面部的上表面露出的方式设置。至少在台面部的排列方向上的两端的上方，层间绝缘膜的侧壁可以具有曲面形状。半导体装置可以具备设置于氮化钛层上和钨插塞上且未被钛硅化的第2钛层。在本专利技术的第2方式中，提供一种半导体装置的制造方法。制造方法可以包括在半导体基板的上表面形成层间绝缘膜的绝缘膜形成步骤。制造方法可以包括在层间绝缘膜形成开口，使半导体基板的上表面的一部分露出的开口形成步骤。制造方法可以包括在层间绝缘膜上和开口内形成钛层的钛层形成步骤。制造方法可以包括在钛层上形成氮化钛层的氮化钛层形成步骤。制造方法可以包括使与半导体基板接触而配置在开口的底部的钛层全部进行钛硅化的钛硅化步骤。在钛硅化步骤中，可以在700℃以上的条件下对上述半导体基板进行退火。在钛层形成步骤中，可以形成30nm以上且45nm以下的钛层。制造方法可以包括在开口内的氮化钛层上形成钨插塞的钨插塞形成步骤。钛硅化步骤中对半导体基板进行退火的温度可以比钨插塞形成步骤中将钨成膜的温度高。制造方法在钛层形成步骤之前可以包括在含有氢的气氛中对半导体基板进行退火的氢退火步骤。钛硅化步骤中对半导体基板进行退火的温度可以比氢退火步骤中的退火温度高。应予说明，上述的
技术实现思路
未列举本专利技术的所有必要特征。另外，这些特征群的子组合也另外能够成为专利技术。附图说明图1是表示本专利技术的一个实施方式的半导体装置100的上表面的结构的图。图2是放大了图1中的区域130的附近的图。图3是表示图2中的a-a截面的一个例子的图。图4是表示势垒金属110的结构的一个例子的截面图。图5是表示接触孔54的形状的另一例的图。图6是表示势垒金属110的另一结构例的图。图7是表示半导体装置100的制造方法中的一部分工序的图。图8是表示钛硅化步骤S610中的退火温度与半导体装置100的阈值电压Vth的偏差(3σ)之间的关系的图。图9是表示钛层114的厚度T1与阈值电压Vth的偏差之间的关系的图。符号说明10···半导体基板，11···阱区，12···发射区，14···基区，15···接触区，16···蓄积区，18···漂移区，20···缓冲区，21···上表面，22···集电区，23···下表面，24···集电极，25···连接部，30···虚设沟槽部，32···虚设绝缘膜，34···虚设导电部，38···层间绝缘膜，39···上方位置，40···栅极沟槽部，42···栅极绝缘膜，44···栅极导电部，48···栅极浇道，49···接触孔，50···栅极金属层，52···发射极，53···侧壁，54···接触孔，55···底部，56···接触孔，60···台面部，61···两端，70···晶体管部，80···二极管部，82···阴极区，90···边缘终端结构部，92···保护环，100···半导体装置，102···有源区，104···栅极焊盘，106···发射极焊盘，110···势垒金属，112···氮化钛层，114···钛层，115···第2钛层，116···钛硅化物层，120···钨插塞，130···区域，140···外周端。具体实施方式以下，通过专利技术的实施方式说明本专利技术，但以下的实施方式并非限定权利要求的专利技术。另外，实施方式中说明的特征的所有组合并不一定是专利技术的解决方案所必须的。在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的2个主面中的一个面称为上表面，将另一面称为下表面。“上”、“下”的方向不限于重力方向或者在半导体装置的贴装时的向基板等的安装方向。在本说明书中，有时使用X轴、Y轴和Z轴的正交坐标轴说明技术事项。在本说明书中，将与半导体基板的上表面平行的面作为XY面，将与半导体基板的上表面垂直的深度方向作为Z轴。在各实施例中，示出了将半导体基板内的各区域的导电型设为N型或P型的例子，但是各个区域的导电型可以为相反的导电型。另外，在本说明书中记载为P+型(或N+型)的情况下，是指掺杂浓度比P型(或N型)高，在记载为P-型(或N-型)的情况下，是指掺杂浓度比P型(或N型)低。在本说明书中，掺杂浓度是指施主化或受主化的杂质的浓度。在本说明书中，有时将施主与受主的浓度差作为掺杂浓度。另外，有时将掺杂区域中的掺杂浓度分布的峰值作为该掺杂区域中的掺杂浓度。图1是表示本专利技术的一个实施方式的半导体装置100的上表面的结构的图。半导体装置100具备半导体基板10。本例的半导体基板10为硅基板，但是只要是通过氢离子恢复损伤的基板，也可以为其他材料的基板。在半导体基板10的内部存在因施主离子或受主离子的注入而引起的结晶缺陷等损伤。在本说明书中，将俯视时的半导体基板10的外周的端部作为外周端140。俯视是指从半导体基板10的上表面侧与Z轴平行地进行观察的情况。本例的半导体装置100具备有源区102和边缘终端结构部90。有源区102是在将半导体装置100控制为导通状态时在半导体基板10的上表面与下表面之间有主电流流本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，具备：/n半导体基板；/n层间绝缘膜，其配置于所述半导体基板的上表面；/n钛层，其设置于所述层间绝缘膜上；以及/n氮化钛层，其设置于所述钛层上，/n在所述层间绝缘膜设置有使所述半导体基板的上表面的一部分露出的开口，/n所述钛层和所述氮化钛层还设置于所述开口内，/n与所述半导体基板接触而配置在所述开口的底部的所述钛层全部进行了钛硅化。/n

【技术特征摘要】
20180713 JP 2018-1334961.一种半导体装置，其特征在于，具备：
半导体基板；
层间绝缘膜，其配置于所述半导体基板的上表面；
钛层，其设置于所述层间绝缘膜上；以及
氮化钛层，其设置于所述钛层上，
在所述层间绝缘膜设置有使所述半导体基板的上表面的一部分露出的开口，
所述钛层和所述氮化钛层还设置于所述开口内，
与所述半导体基板接触而配置在所述开口的底部的所述钛层全部进行了钛硅化。


2.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置在所述开口内还具备设置于所述氮化钛层上的钨插塞。


3.根据权利要求1或2所述的半导体装置，其特征在于，在所述开口以外的区域设置于所述层间绝缘膜上的所述钛层是不含有经钛硅化的部分的钛层。


4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，在所述开口以外的区域设置于所述层间绝缘膜上的所述钛层的厚度为30nm以上且45nm以下。


5.根据权利要求1～4中任一项所述的半导体装置，其特征在于，所述开口处的所述层间绝缘膜的侧壁的至少一部分具有向上方凸的曲面形状。


6.根据权利要求5所述的半导体装置，其特征在于，所述半导体基板具有：
多个沟槽部，其从所述半导体基板的上表面设置到所述半导体基板的内部，且沿预先确定的排列方向并排地设置于所述半导体基板的上表面；以及
台面部，其在所述排列方向上被2个沟槽部夹着，
所述层间绝缘膜以覆盖至少一部分所述沟槽部的上端的方式设置，
所述开口以使至少一部分所述台面部的...

【专利技术属性】
技术研发人员：加藤由晴，白川彻，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本;JP