半导体结构及其形成方法技术

本发明专利技术提供一种半导体结构及其形成方法，半导体结构的形成方法包括：提供基底；在所述基底中形成多个相间隔的填充层；刻蚀所述基底，形成多个分立的鳍部；刻蚀所述填充层，形成多个分立的伪鳍部。本发明专利技术一种半导体结构，包括：衬底，所述衬底包括器件区，位于所述器件区之间的隔离区；多个分立的鳍部，位于所述器件区的所述衬底上且与所述衬底材料相同；多个分立的伪鳍部，位于所述隔离区的所述衬底上且材料与所述衬底材料不同。本发明专利技术优化了半导体结构的电学性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体
，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。当摩尔定律继续向前延伸的脚步不可逆转的时候，自对准双重图形化技术(Self-AlignedDoublePatterned，SADP)被广泛运用于FinFET的形成工艺中，后鳍切方法(Fincutlast)也是FinFET形成工艺中不可或缺的工艺步骤。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底；在所述基底中形成多个相间隔的填充层；刻蚀所述基底，形成多个分立的鳍部；刻蚀所述填充层，形成多个分立的伪鳍部。可选的，所述填充层为绝缘层；刻蚀后位于所述鳍部或伪鳍部底部的为衬底；所述形成方法还包括：在形成所述鳍部和伪鳍部之后，在所述鳍部和伪鳍部露出的所述衬底上形成隔离层，且所述隔离层的顶部低于所述鳍部的顶部。可选的，所述填充层为与所述基底材料不同的半导体层；所述伪鳍部包括由所述填充层形成的顶部伪鳍部；所述形成方法还包括：在形成所述鳍部和伪鳍部之后，去除所述顶部伪鳍部。可选的，刻蚀后位于所述鳍部或伪鳍部底部的为衬底；在去除所述顶部伪鳍部之后，在所述鳍部露出的衬底上形成隔离层。可选的，刻蚀所述填充层，形成多个分立的伪鳍部的步骤包括：刻蚀所述填充层以及位于所述填充层下方的基底，形成所述伪鳍部，所述伪鳍部还包括位于所述顶部伪鳍部下方且由所述基底形成的底部伪鳍部；形成隔离层的步骤包括：所述隔离层覆盖所述底部伪鳍部，且所述隔离层的顶部低于所述鳍部的顶部。可选的，在同一刻蚀步骤中刻蚀所述基底和所述填充层，形成所述鳍部和所述伪鳍部。可选的，形成所述鳍部和伪鳍部的步骤包括：形成覆盖所述基底和填充层的掩膜材料层；在所述掩膜材料层上形成多个分立的核心层；形成覆盖所述核心层侧壁的掩膜侧墙；形成所述掩膜侧墙后，去除所述核心层；去除所述核心层后，以所述掩膜侧墙为掩膜，刻蚀所述掩膜材料层，刻蚀后的剩余掩膜材料层作为掩膜层；以所述掩膜层为掩膜，刻蚀所述基底和所述填充层，形成所述鳍部和伪鳍部。可选的，刻蚀所述填充层，形成多个分立的伪鳍部的步骤包括：刻蚀部分厚度的填充层，形成多个分立的伪鳍部。可选的，刻蚀所述填充层，形成多个分立的伪鳍部的步骤包括：刻蚀所述填充层至露出所述填充层下方的基底，形成多个分立的伪鳍部。可选的，刻蚀所述填充层，形成多个分立的伪鳍部的步骤包括：刻蚀所述填充层并刻蚀所述填充层下方的部分基底，形成多个分立的伪鳍部。可选的，形成所述填充层的步骤包括：在所述基底中形成多个相间隔的沟槽；在所述沟槽中填充填充材料层；对所述填充材料层进行平坦化处理。可选的，在所述沟槽中填充填充材料层的工艺为可流动化学气相沉积。相应的，本专利技术还提供一种半导体结构，包括：衬底，所述衬底包括器件区，位于所述器件区之间的隔离区；多个分立的鳍部，位于所述器件区的所述衬底上且与所述衬底材料相同；多个分立的伪鳍部，位于所述隔离区的所述衬底上且材料与所述衬底材料不同。可选的，所述半导体结构还包括位于所述伪鳍部下方衬底中的隔离结构，所述隔离结构的宽度大于所述伪鳍部的宽度。可选的，所述伪鳍部包括底部伪鳍部以及位于所述底部伪鳍部上的顶部伪鳍部，所述底部伪鳍部与所述衬底为一体结构。可选的，所述伪鳍部的底面与所述衬底表面相接触。可选的，所述半导体结构还包括隔离层，所述隔离层位于所述鳍部和伪鳍部露出的所述衬底上，且所述隔离层覆盖所述伪鳍部的部分侧壁。可选的，所述半导体结构还包括隔离层，所述隔离层位于所述鳍部和伪鳍部露出的所述衬底上，所述隔离层覆盖所述底部伪鳍部，且所述隔离层覆盖所述顶部伪鳍部的部分侧壁。可选的，所述伪鳍部的材料为绝缘材料或与衬底不同的半导体材料。可选的，所述顶部伪鳍部的材料为绝缘材料或与衬底不同的半导体材料。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术刻蚀所述基底形成多个分立的鳍部，并且刻蚀填充层形成伪鳍部，因为填充层间隔排布，因此所述伪鳍部位于所述鳍部之间，伪鳍部可以在鳍部之间起到支撑作用，这样后续形成隔离层的过程中，因为鳍部之间或者鳍部与伪鳍部之间的间距差别不大，不容易造成隔离层的厚度不均一的问题，从而所述鳍部出现弯曲或倾斜问题的概率较低，进而有利于进一步改善器件的性能以及性能均一性。此外，在后续步骤中，若去除所述伪鳍部，由于伪鳍部的材料与鳍部材料不同，可以在去除伪鳍部后，半导体结构的高度均一性较好，在去除伪鳍部后形成覆盖所述衬底的隔离层，能够减少所述衬底露出所述隔离层的情况发生，从而能够改善器件漏电流(Leakage)的问题，进而有利于提高器件的性能，因此提高了性能的均一性。附图说明图1至图2是一种半导体结构的形成方法中各步骤对应的结构示意图；图3至图4是采用图1至图2所述形成方法形成的半导体结构的电镜图；图5至图13是本专利技术半导体结构的形成方法第一实施例中各步骤对应的结构示意图；图14至图15是本专利技术半导体结构的形成方法第二实施例中各步骤对应的结构示意图；图16至图17是本专利技术半导体结构的形成方法第三实施例中各步骤对应的结构示意图；图18至图20是本专利技术半导体结构的形成方法第四实施例中各步骤对应的结构示意图；图21至图23是本专利技术半导体结构的形成方法第五实施例中各步骤对应的结构示意图；图24至图26是本专利技术半导体结构的形成方法第六实施例中各步骤对应的结构示意图；图27至图28是本专利技术半导体结构的第一实施例的结构示意图。具体实施方式现结合一种半导体结构的形成方法分析半导体结构的电学性能有待改善的原因。参考图1和图2，示出了一种半导体结构的形成方法中各步本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底；/n在所述基底中形成多个相间隔的填充层；/n刻蚀所述基底，形成多个分立的鳍部；/n刻蚀所述填充层，形成多个分立的伪鳍部。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底中形成多个相间隔的填充层；
刻蚀所述基底，形成多个分立的鳍部；
刻蚀所述填充层，形成多个分立的伪鳍部。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述填充层为绝缘层；刻蚀后位于所述鳍部或伪鳍部底部的为衬底；
所述形成方法还包括：在形成所述鳍部和伪鳍部之后，在所述鳍部和伪鳍部露出的所述衬底上形成隔离层，且所述隔离层的顶部低于所述鳍部的顶部。


3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述填充层为与所述基底材料不同的半导体层；所述伪鳍部包括由所述填充层形成的顶部伪鳍部；
所述形成方法还包括：在形成所述鳍部和伪鳍部之后，去除所述顶部伪鳍部。


4.如权利要求3所述的半导体结构的形成方法，其特征在于，刻蚀后位于所述鳍部或伪鳍部底部的为衬底；
在去除所述顶部伪鳍部之后，在所述鳍部露出的衬底上形成隔离层。


5.如权利要求4所述的半导体结构的形成方法，其特征在于，刻蚀所述填充层，形成多个分立的伪鳍部的步骤包括：刻蚀所述填充层以及位于所述填充层下方的基底，形成所述伪鳍部，所述伪鳍部还包括位于所述顶部伪鳍部下方且由所述基底形成的底部伪鳍部；
形成隔离层的步骤包括：所述隔离层覆盖所述底部伪鳍部，且所述隔离层的顶部低于所述鳍部的顶部。


6.如权利要求1所述的半导体结构的形成方法，其特征在于，在同一刻蚀步骤中刻蚀所述基底和所述填充层，形成所述鳍部和所述伪鳍部。


7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述鳍部和伪鳍部的步骤包括：
形成覆盖所述基底和填充层的掩膜材料层；
在所述掩膜材料层上形成多个分立的核心层；
形成覆盖所述核心层侧壁的掩膜侧墙；
形成所述掩膜侧墙后，去除所述核心层；
去除所述核心层后，以所述掩膜侧墙为掩膜，刻蚀所述掩膜材料层，刻蚀后的剩余掩膜材料层作为掩膜层；
以所述掩膜层为掩膜，刻蚀所述基底和所述填充层，形成所述鳍部和伪鳍部。


8.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀所述填充层，形成多个分立的伪鳍部的步骤包括：刻蚀部分厚度的填充层，形成多个分立的伪鳍部。


9.如权利要求1所述的半导体结构的...

【专利技术属性】
技术研发人员：王楠，李若园，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31