半导体结构及其形成方法技术

本发明专利技术提供一种半导体结构及其形成方法，半导体结构的形成方法，包括：提供基底，基底包括衬底、凸出于衬底上分立的鳍部以及位于鳍部上的一个或多个沟道叠层，与鳍部相邻的沟道叠层为底部沟道叠层；在鳍部上形成伪栅层，伪栅层横跨沟道叠层，伪栅层覆盖沟道叠层的部分顶壁和部分侧壁；在伪栅层两侧的沟道叠层中形成与鳍部相接触的源漏掺杂层；去除伪栅层，形成栅极开口；去除底部沟道叠层中的牺牲层，形成与栅极开口连通的第一通道；在第一通道中形成至少覆盖第一通道底面的第一功函数层；在第一功函数层及第一功函数层露出的第一通道的内壁上形成第二功函数层，且第二功函数层还覆盖栅极开口的底面和侧壁,本发明专利技术减小了寄生MOS产生的漏电问题。

Semiconductor structure and its formation method

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体
，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate-all-around，GAA)晶体管。全包围金属栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围金属栅极晶体管的栅极对沟道的控制能力更强，能够更本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底包括衬底、凸出于所述衬底上分立的鳍部以及位于所述鳍部上的一个或多个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层，与所述鳍部相邻的所述沟道叠层为底部沟道叠层；/n在所述鳍部上形成伪栅层，所述伪栅层横跨所述沟道叠层，所述伪栅层覆盖所述沟道叠层的部分顶壁和部分侧壁；/n在所述伪栅层两侧的沟道叠层中形成与所述鳍部相接触的源漏掺杂层；/n去除所述伪栅层，形成栅极开口；/n去除所述底部沟道叠层中的所述牺牲层，形成与所述栅极开口连通的第一通道；/n在所述第一通道中形成至少覆盖所述第一通道底面的第一功函数层；/n在所述第一功函...

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底、凸出于所述衬底上分立的鳍部以及位于所述鳍部上的一个或多个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层，与所述鳍部相邻的所述沟道叠层为底部沟道叠层；
在所述鳍部上形成伪栅层，所述伪栅层横跨所述沟道叠层，所述伪栅层覆盖所述沟道叠层的部分顶壁和部分侧壁；
在所述伪栅层两侧的沟道叠层中形成与所述鳍部相接触的源漏掺杂层；
去除所述伪栅层，形成栅极开口；
去除所述底部沟道叠层中的所述牺牲层，形成与所述栅极开口连通的第一通道；
在所述第一通道中形成至少覆盖所述第一通道底面的第一功函数层；
在所述第一功函数层及所述第一功函数层露出的所述第一通道的内壁上形成第二功函数层，且所述第二功函数层还覆盖所述栅极开口的底面和侧壁。


2.如权利要求1所述的形成方法，其特征在于，所述沟道叠层为一个，为所述底部沟道叠层，所述底部沟道叠层包括底部牺牲层以及位于所述底部牺牲层上的底部沟道层；
去除底部沟道叠层中的所述牺牲层，形成与所述栅极开口连通的第一通道的步骤包括：去除所述底部沟道叠层中的底部牺牲层，形成由所述底部沟道层、源漏掺杂层和鳍部围成的第一通道。


3.如权利要求2所述的形成方法，其特征在于，在所述第一通道中形成至少覆盖所述第一通道底面的第一功函数层的步骤包括：
在所述第一通道的内壁以及所述栅极开口的底面和侧壁上形成第一功函数材料层；
在形成所述第一功函数材料层后，形成填充覆盖所述第一通道和栅极开口的有机层；
刻蚀去除所述栅极开口中的有机层以及位于所述第一通道中部分厚度的有机层，形成至少覆盖所述第一通道底部的剩余有机层；
去除未被所述剩余有机层覆盖的所述第一功函数材料层；
去除所述剩余有机层，形成覆盖所述第一通道底面的所述第一功函数层。


4.如权利要求2所述的形成方法，其特征在于，所述形成方法还包括：在形成所述第二功函数层之后，在所述栅极开口和所述第一通道中形成全包围所述底部沟道层的金属栅极结构。


5.如权利要求1所述的形成方法，其特征在于，所述沟道叠层为多个，其中位于最底部的所述沟道叠层为底部沟道叠层，位于所述底部沟道叠层上方的为顶部沟道叠层；所述底部沟道叠层包括底部牺牲层以及位于所述底部牺牲层上的底部沟道层；所述顶部沟道叠层包括顶部牺牲层以及位于所述顶部牺牲层上的顶部沟道层；
去除所述底部沟道叠层中的所述牺牲层，形成与所述栅极开口连通的第一通道的步骤包括：去除所述底部沟道叠层中的底部牺牲层，形成由所述底部沟道层、源漏掺杂层和鳍部围成的第一通道；去除顶部沟道叠层中的所述顶部牺牲层形成第二通道，所述第二通道由所述顶部沟道层和源漏掺杂层，或者，由所述顶部沟道层、底部沟道层以及源漏掺杂层围成，且所述第二通道与所述栅极开口相连通。


6.如权利要求5所述的形成方法，其特征在于，在所述第一通道中形成至少覆盖所述第一通道底面的第一功函数层的步骤包括：
在所述第一通道、第二通道的内壁以及所述栅极开口的底面和侧壁上形成第一功函数材料层；
形成所述第一功函数材料层后，形成填充覆盖所述第一通道、第二通道和栅极开口的有机层；
刻蚀去除所述栅极开口、第二通道以及所述第一通道中部分厚度的有机层，得到至少覆盖所述第一通道底...

【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31