沟槽MOSFET及其制造方法技术

本申请提供了一种沟槽MOSFET及其制造方法。所述沟槽MOSFET包括：具有第一导电类型的衬底；形成于衬底之上的具有第一导电类型的外延层，外延层的掺杂浓度低于衬底的掺杂浓度；形成于外延层中的沟槽；填充在沟槽内的栅结构，栅结构包括屏蔽栅电极、位于屏蔽栅电极上方的控制栅电极、包覆屏蔽栅电极及填充在控制栅电极侧部的介质层；形成于外延层中的多个具有第一导电类型的注入区，多个注入区从上至下排布且位于屏蔽栅电极侧部，注入区的掺杂浓度大于外延层的掺杂浓度；形成于外延层中且位于多个注入区上方的具有第二导电类型的体区；形成于外延层中且位于体区上方的具有第一导电类型的源区，源区的掺杂浓度大于体区的掺杂浓度。

Groove MOSFET and its manufacturing method

【技术实现步骤摘要】
沟槽MOSFET及其制造方法
本申请涉及半导体
，尤其涉及一种沟槽MOSFET及其制造方法。
技术介绍
在半导体领域的发展中，对于低压MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor，金属氧化物半导体场效应晶体管)来说，降低导通电阻成为研究的重点。SGTMOS(ShieldGateTrenchMOS，屏蔽栅沟槽MOS)包括衬底、位于所述衬底之上的外延层以及位于外延层内的器件结构。现有技术中的SGTMOS的外延层的掺杂浓度是恒定的，可通过提高外延层的掺杂浓度来降低SGTMOS的比导通电阻(单位面积上的导通电阻)，但同时也会导致SGTMOS的耐压降低。因此，现有的SGTMOS无法在保持SGTMOS的耐压不降低的情况下进一步降低SGTMOS的比导通电阻。
技术实现思路
根据本申请实施例的第一方面，提供了一种沟槽MOSFET，包括：具有第一导电类型的衬底；形成于所述衬底之上的具有第一导电类型的外延层，所述外延层的掺杂浓度低于所述衬底的掺杂浓度；本文档来自技高网...

【技术保护点】
1.一种沟槽MOSFET，其特征在于，包括：/n具有第一导电类型的衬底(1)；/n形成于所述衬底(1)之上的具有第一导电类型的外延层(2)，所述外延层(2)的掺杂浓度低于所述衬底(1)的掺杂浓度；/n形成于所述外延层(2)中的沟槽(3)；/n填充在所述沟槽(3)内的栅结构(4)，所述栅结构(4)包括屏蔽栅电极(401)；/n形成于所述外延层(2)中的多个具有第一导电类型的注入区(5)，多个所述注入区(5)从上至下排布且位于所述屏蔽栅电极(401)侧部，所述注入区(5)的掺杂浓度大于所述外延层(2)的掺杂浓度；/n形成于所述外延层(2)中且位于多个所述注入区(5)上方的具有第二导电类型的体区(6...

【技术特征摘要】
1.一种沟槽MOSFET，其特征在于，包括：
具有第一导电类型的衬底(1)；
形成于所述衬底(1)之上的具有第一导电类型的外延层(2)，所述外延层(2)的掺杂浓度低于所述衬底(1)的掺杂浓度；
形成于所述外延层(2)中的沟槽(3)；
填充在所述沟槽(3)内的栅结构(4)，所述栅结构(4)包括屏蔽栅电极(401)；
形成于所述外延层(2)中的多个具有第一导电类型的注入区(5)，多个所述注入区(5)从上至下排布且位于所述屏蔽栅电极(401)侧部，所述注入区(5)的掺杂浓度大于所述外延层(2)的掺杂浓度；
形成于所述外延层(2)中且位于多个所述注入区(5)上方的具有第二导电类型的体区(6)；
形成于所述外延层(2)中且位于所述体区(6)上方的具有第一导电类型的源区(7)，所述源区(7)的掺杂浓度大于所述体区(6)的掺杂浓度。


2.根据权利要求1所述的沟槽MOSFET，其特征在于，最下方的所述注入区(5)的底部和所述衬底(1)的上表面之间的距离h1与所述屏蔽栅电极(401)的底部和所述衬底(1)的上表面之间的距离h2相差的范围为-0.2μm至0.2μm，最上方的所述注入区(5)的顶部和所述衬底(1)的上表面之间的距离h3与所述屏蔽栅电极(401)的顶部和所述衬底(1)的上表面之间的距离h4相差的范围为-0.2μm至0.2μm。


3.根据权利要求1所述的沟槽MOSFET，其特征在于，所述注入区(5)的数量为二至五个。


4.根据权利要求1所述的沟槽MOSFET，其特征在于，多个所述注入区(5)均匀间隔排布。


5.根据权利要求1所述的沟槽MOSFET，其特征在于，多个所述注入区(5)的掺杂浓度相同。


6.根据...

【专利技术属性】
技术研发人员：张新，李巍，
申请(专利权)人：无锡华润华晶微电子有限公司，
类型：发明
国别省市：江苏;32