用于封装件集成的缓冲设计制造技术

一种形成封装件的方法包括将器件管芯接合到中介层晶圆，其中，中介层晶圆包括金属线和通孔；形成介电区以包围器件管芯；以及形成贯通孔以穿透介电区。贯通孔通过中介层晶圆中的金属线和通孔电连接到器件管芯；在介电区上形成聚合物层；以及形成电连接件。电连接件通过聚合物层中的导电部件电连接到贯通孔；以及锯切中介层晶圆以将封装件与其他封装件分离。本发明专利技术的实施例还涉及用于封装件集成的缓冲设计。

Buffer design for package integration

【技术实现步骤摘要】
用于封装件集成的缓冲设计
本专利技术的实施例涉及用于封装件集成的缓冲设计。
技术介绍
随着半导体技术的发展，半导体芯片/管芯变得越来越小。同时，需要将更多功能集成到半导体管芯中。因此，半导体管芯需要具有越来越多的封装到更小区域中的I/O焊盘，并且I/O焊盘的密度随时间上升。结果，半导体管芯的封装变得更加困难，这不利地影响了封装的产量。传统的封装技术可以分为两类。在第一类中，晶圆上的管芯在锯切之前被封装。这种封装技术具有一些有利的特征，例如更高的产量和更低的成本。此外，需要较少的底部填充物或模塑料。然而，这种封装技术也存在缺点。由于管芯的尺寸变得越来越小，并且相应的封装件只能是扇入型封装件，其中每个管芯的I/O焊盘限于直接位于相应管芯的表面上方的区域。由于管芯的有限区域，由于I/O焊盘的间距的限制，I/O焊盘的数量受到限制。如果要减小焊盘的间距，则可能发生焊料桥接。另外，在固定的球尺寸要求下，焊球必须具有一定的尺寸，这又限制了可以封装在管芯的表面上的焊球的数量。在另一类封装中，在封装之前从晶圆锯切管芯。这种封装技术的一个有利特征是可以形成扇出封装件，这意味着管芯上的I/O焊盘可以重新分布到比管芯更大的区域，因此封装在管芯的表面上的I/O焊盘的数量可以增加。该封装技术的另一个有利特征是封装了“已知良好管芯”，并且丢弃了有缺陷的管芯，因此不会在有缺陷的管芯上浪费成本和精力。
技术实现思路
本专利技术的实施例提供了一种形成半导体器件的方法，包括：形成第一封装件，包括：将第一器件管芯接合到中介层晶圆，其中，所述中介层晶圆包括金属线和通孔；形成介电区以包围所述第一器件管芯；形成贯通孔以穿透所述介电区，其中，所述贯通孔通过所述中介层晶圆中的所述金属线和通孔电连接到所述第一器件管芯；在所述介电区上形成聚合物层；形成电连接件，其中，所述电连接件通过所述聚合物层中的导电部件电连接到所述贯通孔；以及锯切所述中介层晶圆以将所述第一封装件与其他封装件分离。本专利技术的另一实施例提供了一种形成半导体器件的方法，包括：形成第一封装件，包括：将第一器件管芯和第二器件管芯接合到中介层管芯；将所述第一器件管芯和所述第二器件管芯包封在无机间隙填充材料中；在所述中介层管芯的金属焊盘上形成通孔，其中，所述通孔穿透所述无机间隙填充材料，并且通过所述中介层管芯电连接到所述第一器件管芯和所述第二器件管芯；在所述第一器件管芯、所述第二器件管芯和所述通孔上形成介电层；在所述介电层中形成金属部件，其中，使用镶嵌工艺形成所述金属部件；在所述金属部件上形成聚合物层，其中，所述聚合物层下面的所有介电材料都是无机材料；在所述聚合物层上形成电连接件；以及将所述第一封装件接合到第二封装件，其中，所述电连接件接合到所述第二封装件。本专利技术的又一实施例提供了一种半导体器件，包括：第一封装件，包括：中介层管芯，在所述中介层管芯中没有有源器件；第一器件管芯和第二器件管芯，接合到所述中介层管芯；无机介电区，将所述第一器件管芯和所述第二器件管芯包封在其中；第一通孔，穿透所述无机介电区，其中，所述第一通孔通过所述中介层管芯电连接到所述第一器件管芯和所述第二器件管芯；介电层，位于所述第一器件管芯、所述第二器件管芯和所述第一通孔上；聚合物层，位于所述介电层上，其中，所述聚合物层下面的所有介电材料都是无机材料；以及电连接件，位于所述聚合物层上。附图说明当接合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1至图12是根据一些实施例的形成集成芯片上系统(SoIC)封装件的中间阶段的截面图。图13至图18是根据一些实施例的形成集成扇出(InFO)封装件的中间阶段的截面图。图19示出了根据一些实施例的包括接合到InFO封装件的SoIC封装件的封装件的截面图。图20和图21示出了根据一些实施例的包括与InFO封装件接合的SoIC封装件的封装件的截面图。图22示出了根据一些实施例的用于形成集成封装件的工艺流程，该集成封装件包括接合到InFO封装件的SoIC封装件。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然这些仅是实例而不旨在限制。例如，元件的尺寸不限于所公开的范围或值，但可能依赖于工艺条件和/或器件所需的性能。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简单和清楚的目的，各个部件可以以不同的比例任意地绘制。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。根据各种实施例提供了一种集成封装件及其形成方法，集成封装件包括接合到集成扇出(InFO)封装件的集成芯片上系统(SoIC)封装件。根据一些实施例示出了形成封装件的中间阶段。讨论了一些实施例的一些变型。在各种视图和说明性实施例中，相同的附图标记用于表示相同的元件。图1至图12示出了根据本专利技术的一些实施例的SoIC封装件的形成中的中间阶段的截面图。图1至12中所示的步骤也在图17中所示的工艺流程200中示意性地反映。图1示出了晶圆2的形成中的截面图。根据本专利技术的一些实施例，晶圆2是中介层晶圆，其中没有任何有源器件，例如晶体管和/或二极管。根据本专利技术的一些实施例，中介层晶圆2也没有诸如电容器、电感器、电阻器等的无源器件。中介层晶圆2可以在其中包括多个金属线和通孔，其中示意性地示出一个中介层管芯4的一些细节。在下文中，中介层管芯4可选地称为中介层或芯片。中介层管芯4用于布线，如后续段落中所讨论的。晶圆2可以包括衬底20和位于衬底20的顶面上的部件。根据本专利技术的一些实施例，衬底20是半导体衬底。衬底20可以由晶体硅、晶体锗、晶体硅锗和/或III-V族化合物半导体(例如GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP等)形成。半导体衬底20也可以是体硅衬底或绝缘体上硅(SOI)衬底。根据衬底20是半导体衬底的一些实施例，可以在衬底20中形成浅沟槽隔离(STI)区(未示出)以隔离衬底20中的区域。根据可选实施例，因为晶圆2不具有有源器件，所以在晶圆2中未形成STI区，因此不需要STI区来将有源区彼此隔离。衬底20也可以是介电衬底，例如，其可以由氧化硅形成。根据一些实施例，形成通孔(未示出)以延伸到半导体衬底20中，本文档来自技高网...

【技术保护点】
1.一种形成半导体器件的方法，包括：/n形成第一封装件，包括：/n将第一器件管芯接合到中介层晶圆，其中，所述中介层晶圆包括金属线和通孔；/n形成介电区以包围所述第一器件管芯；/n形成贯通孔以穿透所述介电区，其中，所述贯通孔通过所述中介层晶圆中的所述金属线和通孔电连接到所述第一器件管芯；/n在所述介电区上形成聚合物层；/n形成电连接件，其中，所述电连接件通过所述聚合物层中的导电部件电连接到所述贯通孔；以及/n锯切所述中介层晶圆以将所述第一封装件与其他封装件分离。/n

【技术特征摘要】
20180629 US 62/691,989;20180904 US 16/120,7521.一种形成半导体器件的方法，包括：
形成第一封装件，包括：
将第一器件管芯接合到中介层晶圆，其中，所述中介层晶圆包括金属线和通孔；
形成介电区以包围所述第一器件管芯；
形成贯通孔以穿透所述介电区，其中，所述贯通孔通过所述中介层晶圆中的所述金属线和通孔电连接到所述第一器件管芯；
在所述介电区上形成聚合物层；
形成电连接件，其中，所述电连接件通过所述聚合物层中的导电部件电连接到所述贯通孔；以及
锯切所述中介层晶圆以将所述第一封装件与其他封装件分离。


2.根据权利要求1所述的方法，其中，形成所述介电区包括：
在所述中介层晶圆和所述第一器件管芯的表面上形成介电衬垫；
在所述介电衬垫上填充介电材料；以及
平坦化所述介电材料。


3.根据权利要求2所述的方法，在所述平坦化之后，所述介电衬垫包括与所述第一器件管芯重叠的部分。


4.根据权利要求1所述的方法，其中，所述中介层晶圆中没有有源器件。


5.根据权利要求1所述的方法，其中，所述聚合物层下面的所有介电材料都是无机材料。


6.根据权利要求1所述的方法，还包括：
形成第二封装件，包括：
形成金属柱；
将所述金属柱和第二器件管芯包封在包封材料中；以及
将所述第二封装件接合到所述第一封装件。


7.根据权利要求1所述的方法，还包括将第二器件管芯接合到所述中介层晶圆，其中，所述金属...

【专利技术属性】
技术研发人员：陈洁，陈宪伟，陈明发，余振华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71