集成电路封装制造技术

提供一种包含多层有机衬底的集成电路封装。该衬底具有提供在隔离的导体层之间的导电通道。该通道是用激光切穿将导体层隔离的电介质层而形成的。形状为Ｔ－形管脚的外部互连被焊接在集成电路封装的衬底上。可以采用倒装芯片技术把集成电路附在衬底上。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总的涉及集成电路，具体地说本专利技术涉及集成电路封装。
技术介绍
集成电路(IC)由通过导电连接链接在一起的电子元器件组成以形成一个或多个功能电路。通常，集成电路形成在称作芯片或电路小片的一片硅中。硅片可以在晶片中形成，晶片是具有表面的一片硅，它经一系列加工步骤形成相同的集成电路图案。借助晶片表面中用作小方块之间的边界的位置线也叫锯线的重复图案，将集成电路互相分开。在每个电路小片中形成一个集成电路。在制作过程的一个阶段，小方块被沿着位置线从晶片切为小方块(切开)，并且每个电路小片与衬底焊接在一起形成集成电路封装。衬底是一个相对较平并且刚性的结构，它为集成电路封装中的电路小片(die)提供机械支撑，并且向和从集成电路发送信号，同时也能传递在集成电路工作期间产生的热量。衬底也可以称作载体。衬底中包括导线，这些导线连接到电路小片上的各焊接区以便该集成电路可以与集成电路封装中的其它电路和连接到集成电路封装的电路交换信号。附加元件，诸如较难包括在集成电路中的电阻器和电容器，可以被附于集成电路封装的顶部或底部。集成电路封装可以应用于包含互连的集成电路封装系统的电路板装配件中以形成电子装置，比如计算机或蜂窝电话。把电路小片焊接到集成电路封装中的衬底的一种方法叫做倒装芯片焊接法。倒装芯片焊接法中一种方案通常已知为控制熔塌芯片连接法或C4法。在倒装芯片焊接法中，当它们在晶片中连接在一起时，焊接块放在小方块的焊接区上。此后，将晶片分割成分开的小方块。并每个电路小片翻转或倒转，与衬底上的焊接区或焊料块的相应的图案对准。然后进行第二道回流工序，以将焊块接合在一起，在电路小片和衬底之间形成一系列焊料柱。焊料柱在电路小片中的集成电路与衬底之间起着导电连接或引线的作用，借此发送I/O信号以及供给电源。由于微电子产品向更大的集成度，增加的功能性，提高的性能方向发展，封装技术的复杂性成正比例增长。比如，硅的加工向越来越精细的特征尺寸的进展，使得微处理器的设计能够实现更高的系统时钟速度和更快的上升时间。结果，集成电路，如处理器芯片，和衬底之间的集成度以及互连密度急剧增加。从而，随着互连密度的增加，将集成电路耦合到衬底用于与外部装置的电气和物理连接提出了不断增强的挑战。出于上述原因以及下文所述的其他一些原因，现有技术需要一种具有提高的互连密度的新衬底技术，而这些原因对于本领域的技术人员来说，一旦阅读和理解本专利技术的说明书，就能明白。专利技术概要上文中提到的有关集成电路封装的问题以及其他问题将由本专利技术解决，并通过阅读和研究下面的详细说明来得以理解。在一个实施方案中，一种集成电路封装包括一集成电路电路小片，一有机多层衬底和T-形导电管脚。有机多层衬底包括电介质基底层，以及分别制造在电介质基底层的顶部和底部的第一导体层，第一电介质层和第二导体层。T-形导电管脚焊接在位于衬底底部的最靠外的导体层上。在另一个实施方案中，微处理器封装包括一个微处理器电路小片，一个有机多层衬底和T-形导电管脚。有机多层衬底包括一个电介质基底层，制造在电介质基底层顶部和底部上的第一导体层，制造在第一导体层上的第一电介质层，制造在第一电介质层上的第二导体层，制造在第二导体层上的第二电介质层，以及制造在第二电介质层上的第三导体层。因此，有机多层衬底具有至少11层，其中的六层是导体材料。T-形导电管脚焊接在位于衬底底部上的第三导体层上。在另一个实施方案中，提供了一种集成电路衬底的制作方法。该方法包括在基底电介质层上形成第一导电层，在第一导电层上形成第一电介质层，利用激光穿过第一内部电介质层形成第一通道以暴露第一导电层，以及在第一内部电介质层上形成第二导电层。第二导电层覆盖第一通道的内表面以形成穿过第一电介质层的导电通路。附图简述附图说明图1是本专利技术的集成电路封装的透视图；图2是图1的集成电路封装的一个实施方案的截面图； 图3是图1的集成电路封装的另一个实施方案的截面图；以及图4是图1的集成电路封装的另一个实施方案的截面图。专利技术详述下文中，参照附图对优选实施方案进行详细说明，这些附图是本专利技术的一部分，附图中图示了可以实现本专利技术的特定优选实施方案。对这些实施方案进行足够详细的说明，以使本领域的技术人员能够实践本专利技术，同时也应理解，可以应用其他的实施方案，在不偏离本专利技术的思想和范围的情况下，可以进行逻辑、机械和电气方面的改变。因此，下文的详细说明不是限制性的，而本专利技术的范围则仅由权利要求来定义。图1图示了集成电路封装100经简化的透视图。该封装包括至少一个集成电路小片102和衬底104。衬底包括大量的导电管脚106，这些管脚从衬底向下延伸，并提供用于电连接至外部器件。图示的封装具有几个有利特征，下文中将对其更详细地说明。特别是，与互连管脚插入衬底的封装相比，此处说明的互连管脚能够提供增加的导体布线空间。图2是本专利技术一个实施方案的局部剖面图。衬底104包括多个层，这些层一起形成一个公共结构(common structure)。在一个实施方案中，衬底包括一个有机基底电介质层110。在基底电介质层的顶部是一层导体材料112，比如铜。导体层112上覆盖电介质材料第一内层114。在电介质材料第一内层114顶部提供第二导电层116。制造在第二导电层116顶部上的电介质材料第二内层118由第三导电层120覆盖。第三导电层可以是一个外层，上面覆盖有焊料掩模122，以控制焊料的放置。同样，在基底电介质层110的底部上提供相同的导体-电介质-导体-电介质-导体。导电层被图形化以形成导电轨迹或通路。穿过基底电介质层的多个导体层的互连通过被镀通孔(PTH)124来实现。在一个实施方案中的被镀通孔是使用钻孔或激光切割基底层、第一导体层和电介质层的孔形成的。当第二导电层116形成时，通孔被镀上导体。可以在第一、第二和第三导电层之间提供附加的被镀通道126。PTH和通道，两者都用于方便封装导体布线。传统上，利用光刻技术在衬底中制作通道。使用光刻技术有两个缺点，这两个缺点最终妨碍了衬底中高密度互连的形成。首先，是通道尺寸的限制。当到达更小的通道尺寸时，商用中光敏材料具有受限的分辨率。第二是光敏材料的机械性能、水汽吸收能力和介电常数的组合的限制。在本专利技术中，应用激光打孔技术可以克服现有技术的局限性。激光技术能够产生减小到直径10微米甚至更小的通道尺寸。相比之下，光刻材料可限制在50～60微米的通道。而且，激光技术可以使跳跃通道(skip vias)成为可能。跳跃通道用于连接被第三层隔开的两个导电层，如图4所示。跳跃通道174跳过中间导电层116连接了导电层112和120。导电层116具有形成在跳跃通道所在的地方的一个间隙区，该间隙区防止导电层116和通道之间的电接触。这样，跳跃通道可用于减低布线密度，节省了实地空间(real estate)以及减小线圈电感。此外，可以增加非光学敏感电介质材料作为一种可选电介质材料。可以使用商用的成本比使用光刻工艺的封装中使用的电介质材料低的几种电介质材料。加工过程中，在基底电介质层110上形成第一导电层112。这个加工过程可以由提供商来处理。这样，就可以提供具有预附导电层的基底电介质层。第一导电层被图形化以形成所希望的互连或轨迹。然后，在图形化的第一导体上形成第一本文档来自技高网...

【技术保护点】
一种集成电路封装，包括：一集成电路电路小片；一有机多层衬底，包括，一电介质基底层，分别制造在该电介质基底层顶部和底部上的第一导体层，第一电介质层和第二导体层；以及焊接在位于衬底底部最外部导体层上的Ｔ－形导电管脚。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：B桑克曼，H阿兹米，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]