集成电路封装制造技术

本发明专利技术涉及集成电路封装。一种集成电路包括衬底以及汽相沉积的封装材料，该衬底包括有源区域，该汽相沉积的封装材料封装该有源区域。

【技术实现步骤摘要】

本专利技术涉及集成电路封装。技术背景通常，集成电路或半导体芯片封装在保护性绝缘封装材料中。封装材料应 该在物理性能、化学性能以及成本间提供良好的平衡。对于常规半导体芯片， 通过需要液压机的铸模工艺制造封装。液压机与汽相沉积所用的前端集束型机 台不兼容。封装制造工艺未集成在半导体芯片的其他功能层的制造工艺中。因 此，铸模工艺不会从前端工艺提供的成本按比例降低中受益。对于前端工艺，每个半导体芯片的成本与芯片表面面积近似成线性关系。然而，成本的线性近似值对于铸模工艺不适用。例如，相同封装中较小芯片需要较高质量的封装材料，或者每个晶片较小芯片需要较多的封装，并且因此需要更多铸模材料和生产能力。用于铸模材料和铸模工艺的成本一船艮高，对于 功率半导体更是如此。另外，对于非常小的半导体芯片，铸模材料的流体力学与半导体芯片的绝 缘、防潮性能或抗温性能需求是不兼容的。实际上，会在铸模材料中出现空洞 和/或会导致在半导体芯片的有源层和半导体芯片封鶴之间粘附不理想。进一步，铸模工艺生产量相对低。由于铸模工艺以及后续离开原处，半导 体芯片的制造工艺流程被打断。因为制造工艺流程被打断以及随后离开原处， 所以半导体芯片受污染的风险高。随着半导体芯片变得更小，污染风险增大。另外，铸模工艺在半导体芯片上产生热机械应力。通常，铸模工艺具有约175的铸，I^j度。由于铸徵显度，在室温下，在半导体芯片上存在显著的热机 械应力，并且随着半导体芯片温度降低，半导体芯片上的热机械应力增加。因为这些以及其他的原因，需要本专利技术。
技术实现思路
一个实施例提供一种集成电路。该集成电路包括包含有源区域的衬底和封 装(encapsulating)该有源区域的汽相沉积的封装材料。附图说明附图被包括用以提供对本专利技术的进一步的理解并且被并入和构成该说明书 的一部分。这些图示出本专利技术的实施例并且与描述一起用来解释本专利技术的原理。 将容易领会本专利技术的其它实施例和本专利技术的多个预期的优点，同时参考以下详 细描述它们将变得更好理解。这些图的元件不一定相对于彼此按比例绘制。相 似的参考数字表示相应的相似部分。图1示出半导体装置一实施例的截面图；图2示出半导体装置另一实施例的截面亂图3示出半导体装置另一实施例的截面图；图4示出半导体装置另一实施例的截面图；图5A示出半导体晶片一实施例的截面图；图5B示出在锯割半导体晶片后半导体装置一实施例的截面图；图6示出半导体晶片一实施例的截面亂图7示出沉积正面金属层后半导体晶片一实施例的截面图；图8示出亥鹏正面金属层后半导体晶片一实施例的截面图；图9示出亥触半导体晶片中的沟槽后半导体晶片一实施例的截面图；图10示出沉积封装材料层后半导体晶片一实施例的截面亂图11示出减薄晶片背面后半导体晶片一实施例的截面图；图12示出沉积背面金属层后半导体晶片一实施例的截面图；图13示出减薄封装材料层后半导体晶片一实施例的截面图；具体实施方式在下面的详细描述中，参考附图，这些附图构成了说明书的一部分，在这 些图中借助图示示出了可以实施本专利技术的特定实施例。在这方面，方向性的术语，例如顶部、底部、前、后、超前(leadmg)、拖尾(trailing)等等，是参考所描述的图的方向来使用的。由于本专利技术的实施例的部件可被定 位在许多不同的方向上，因此方向性的术语仅用于说明的目的，并且决不是用 于限制。应当理解也可以利用其它实施例，并且可以在不脱离本专利技术的范围的 情况下做出结构或逻辑改变。因此，下面的详细描述不是在限制的意义上迸行 的，并且本专利技术的范围将由所附权利要求来限定。图1示出集成电路或半导体装置励 一实施例的截面图。半导体装置1006包括封装材料102、正面金属接触104、有源区域106和背面金属108。正面金 属接触104与有源区域106的正面相接触。背面金属108与有源区域106的背 面相接触。有源区域106包括形成在硅衬底或其他适合衬底中的晶体管、二极 管或其他适合器件。封装材料102横向围绕正面金属接触104和背面金属108， 并且封装有源区域106。fflil^ffl汽相沉积工艺，例如化学汽相沉积(CVD)工艺而不是铸模工艺， 用封装材料102对半导体装置进行100封装。汽相沉积工艺与前端工艺完全兼 容。可同时施加封装材料至几个晶片，与铸模工艺相比，它提供高生产量以及 较低的工艺成本。可在薄层(例如，少于100,)中施加封装材料；因此材料 成本低。封装材料102由分子汽相沉积工艺提供高绝缘力和本征层粘附。原位 (in-S1tu)执行 ^寸装工艺流程。由于原位执行整4^t装工艺流程，因此与铸 模封装工艺相比，污染风险降低。另外，汽相沉积工艺可在室温下进行。因此， 如^^寸装材料102的热膨胀系数(CTE)不适应半导体芯片硅的CTE，那么在 室温下，在半导体装置上不存在热机械应力。在一实施例中，封装材料102是等离子体聚合物。在一实施例中，等离子 体聚合物是聚对亚苯基二甲基(Paiylene)，例如聚对亚苯基二甲基C、聚对亚 苯基二甲基N或聚对亚苯基二甲基D。，亚苯基二甲基C提供有益的化学和 物理特性的结合，加上赠显气、化学制品和其他腐蚀性气体有非常低的渗透性。 聚对亚苯基二甲基C具有29(TC的熔点。聚对亚苯基二甲基N提供高介电强度 以及不随频率改变而变化的介电常数。聚对亚苯基二甲基N具有420。C的熔点。 舰亚苯基二甲基D在较高 鹏下可保持其物理强度和电特性。 亚苯基二 甲基D具有38(TC的熔点。在另一实施例中，封装材料102包括非晶无机或陶瓷碳鹏。非晶无t诚 陶瓷碳型层具有非常高的介电击穿强度以及约2-3ppm/K的热膨胀系数(CTE)， 其非常接近硅的约2.5ppm/K的CTE。因此，硅和封装材料层102间的热机鹏 力低。另外，非晶无机或陶瓷碳鹏具有高达450-50(TC的 鹏稳定性。图2示出了半导体^S 110另一实施例的截面图。半导体装置110包括封 装材料102、正面金属接触104和有源区域106。正面金属接触104与有源区域 106的正面相接触。有源区域106包括在硅衬底或其他适合衬底中形成的晶体管、二极管或其^3S合器件。封装材料102封装正面金属接触104，并且封装有 源区域106的顶部和侧面。在这个实施例中，使用汽相沉积在正面金属接触104和有源区域106上沉 积封装材料厚层102。封装材料厚层102对薄有源区域106纟好支撑并且简化了 对半导体装置110的操作。封装材料厚层102防止薄有源区域106弯曲和断裂。图3示出了半导体装置112另一实施例的截面图。半导体装置112包括先 前誠并且参考图1示出的半导体體100、接合线116、引线框120、弓战118 和铸禾I^寸装114。半导体^S 100安置在弓战框120上，因此背面金属108与引 线框120接触。*接合线116使正面金属接触104与引线118电耦合。铸模 封装114封装半导体装置100、接合线116以及弓l线框120。在这个实施例中， 在制造工艺中的晶片背面减薄过程中，封装材料102用作隔离和/或用作减薄载 体。图4示出了半导体装置130另一实施例的截面图。半导体装置130包括减 薄后的垂直功率晶体管132、包括部分134a、 134b和134c的引线框13本文档来自技高网...

【技术保护点】
一种集成电路，包括　　　　衬底，其包括有源区域；以及　　　　汽相沉积的封装材料，其封装该有源区域。

【技术特征摘要】
US 2007-2-13 11/7065861、一种集成电路，包括衬底，其包括有源区域；以及汽相沉积的封装材料，其封装该有源区域。2、 权利要求1的集成电路，进一步包括 与该有源区域接触并且延伸通过该封装材料的接触。3、 权利要求l的集成电路，其中该衬底包括减薄的衬底。4、 权利要求3的集成电路，进一步包括 背面金属，其与该衬底接触。5、 权利要求1的集成电路，其中该封装材料包括等离子体聚合物。6、 权利要求1的集成电路，其中该封装材料包括非晶无机或陶瓷碳。7、 权利要求l的集成电路，其中该封装材料具有小于100,的厚度。8、 一种半导体晶片，包括包括多个管芯的衬底，齡管芯包括有源区域；以及 汽相沉积的封装材料，其封装每个管芯的有源区域并且在管芯间提供锯切 沟槽。9、 权利要求8的半导体晶片，其中该衬底包括减薄的衬底。10、 权利要求9的半导体晶片，进一步包括 背面金属，其与该衬底接触。11、 权利要求8的半导体晶片，其中该封装材料包括等离子体聚合物和非 晶无机或陶瓷碳中的一个。12、 权利要求8的半导体晶片，其中该封装材料具有约2-3ppm/K之间的热膨胀系数。13、 权利要求8的半导体晶片，其中该封装材料具有370°C以上的;^j七温度。14、 一种制造半导体装置的方法，该方法包括 提供包括有源区域的衬底；以及 在该衬底上汽相沉积封装材料以封装该有源区域。15、 权利要求14的方法，进一步包括 形成与该有源区域接触并且延伸ffiil该封装材料的接触。16、 权利要求14的方法，进一步包括 减薄该衬底。17、 权利要求16...

【专利技术属性】
技术研发人员：J马勒，L费福尔特，
申请(专利权)人：英飞凌科技股份公司，
类型：发明
国别省市：DE[德国]