集成微电感器及其制造方法技术

本发明专利技术涉及集成微电感器及其制造方法。一种集成电感器包括：半导体衬底；形成在所述半导体衬底上的绝缘层；以及形成在所述绝缘层上的电感线圈，其中，所述半导体衬底具有形成在与所述电感线圈相反的一侧的凹陷部，所述凹陷部中填充有磁材料。

Integrated micro inductor and manufacturing method thereof

The invention relates to an integrated micro inductor and a manufacturing method thereof. An integrated inductor includes a semiconductor substrate; forming an insulating layer on the semiconductor substrate; and forming an insulating layer on the inductance coil, wherein, the semiconductor substrate is forming a recess in the side opposite to the coil, the concave part is filled with magnetic material.

【技术实现步骤摘要】

本专利技术总体上涉及集成微电感器及其制造方法。
技术介绍
在过去的几十年里，信息技术的飞速发展使电子产品向着高性能、小型化及低成本发展，最终的目标是将各种功能单元实现在单个芯片上，即实现片上系统(SOC,System On Chip)。电感器是构成诸如DC/DC变换器、滤波器、放大器和振荡器之类的现代电子器件必不可少的重要元器件，因此是实现电子产品小尺寸、轻重量和高性能的关键之一。然而，虽然有源器件基本遵循摩尔(Moore)定律向更高的集成度和更小的线宽尺寸发展，电感器却并没有按照这种速度缩小。这是因为，无论是螺线管电感器还是平面螺旋电感器，都需要设计较大的面积以实现较长的金属线条，从而保证其电感L的大小。另外，由于衬底硅是半导体，根据楞次定律，电感器工作时产生的交变磁场会引起衬底中出现涡流电流，以抵抗电感器耦合到衬底中的磁场变化。涡流电流产生的损耗会降低电感器的品质因数Q。在电感器线圈中心处涡流损耗最为严重，因此在设计电感器时需尽量避免在靠中心处设计线圈，以保证Q值，这又进一步限制了电感L的大小。基于这两个方面的原因，尽管片上电感器也已经应用了大约三十年，但是其尺寸缩小却未见明显成效，1nH的平面螺旋电感器的平均边长仍徘徊在100μm左右。这种巨大的面积消耗对于高密度集成电路来说是无法承受的。因此，依然缺乏具备足够大的电感值L、足够高的品质因数Q、足够小面积的集成微电感，这严重阻碍了RF电路的发展和集成片上系统的实现。图1示出一种现有的片上电感器结构。如图1所示，片上电感器结构10包括硅衬底12、第一SiO2层14、磁膜16、第二SiO2层18和Cu线圈层20。通过在Cu线圈层20和硅衬底12之间设置磁膜16，可以改善电感器结构10的电感值L和品质因数Q。并且，磁膜16的厚度越大，电感器结构10的电感值L的改善越显著。理论上，当磁膜16的厚度为无限大时，电感器结构
10的电感值L的提升量ΔL可由下面的公式1确定。 ΔL = ( μ r - 1 μ r + 1 ) L 0 ]]> (公式1)其中，L0是没有磁膜16时的电感值，μr是磁膜16的磁导率。然而，如果磁膜16的厚度较大，则电感器结构10的三维体积较大，不利于器件的小型化。再者，磁膜16与其下的SiO2层14之间的粘接性可能会出现问题。
技术实现思路
本专利技术的一个方面在于提供一种集成电感器，其能够实现小型化，并且具有足够的电感值和品质因数。根据一实施例，一种集成电感器包括：半导体衬底；形成在所述半导体衬底上的绝缘层；以及形成在所述绝缘层上的电感线圈，其中所述半导体衬底具有形成在与所述电感线圈相反的一侧的凹陷部，所述凹陷部中填充有磁材料。在一示例中，所述凹陷部贯穿所述半导体衬底，暴露所述绝缘层。在一示例中，所述凹陷部与所述电感线圈基本对准。在一示例中，所述凹陷部的面积大于所述电感线圈所占据的面积。在一示例中，所述磁材料包括软磁合金(CoFe、CoFeB、CoNbZr、CoZrTa、NiFe等)、软磁铁氧体(NiZnCuFeO、YBiFeO、CoZrO)、以及软磁材料和绝缘体的复合物(NiFe-SiO2、CoFeB-MgO、Co-SiO2、CoFe-SiO2等)。在一示例中，所述集成电感器还包括密封层，其覆盖所述磁材料以将所述磁材料密封在所述凹陷部中。根据另一实施例，一种制造集成电感器的方法包括：提供具有表面绝缘层的半导体衬底；在所述绝缘层上形成电感线圈；蚀刻所述半导体衬底的与所述电感线圈相反的一侧以形成凹陷部；以及在所述凹陷部中沉积磁材料。在一示例中，蚀刻所述半导体衬底的步骤包括：在所述半导体衬底的与所述电感线圈相反的一侧的表面上形成光致抗蚀剂图案，以暴露所述半导体衬底的与所述电感线圈相对应的部分，而遮蔽所述半导体衬底的其他部分；以及利用各向异性湿法蚀刻来蚀刻所述半导体衬底以形成所述凹陷部，直到
暴露所述绝缘层。在一示例中，沉积磁材料的步骤包括：在所述凹陷部中以及所述光致抗蚀剂图案上沉积所述磁材料；以及去除所述光致抗蚀剂图案及其上的磁材料，留下位于所述凹陷部中的磁材料。在一示例中，所述方法还包括在所述磁材料上形成密封层，以将所述磁材料密封在所述凹陷部中。附图说明图1示出现有的集成电感器结构；图2示出根据本专利技术一实施例的集成电感器结构；图3示出根据本专利技术另一实施例的集成电感器结构；图4、5和6示出根据本专利技术一实施例的制造集成电感器结构的方法；以及图7和8示出根据本专利技术另一实施例的制造集成电感器结构的方法。具体实施方式下面将参照附图来描述本专利技术的示范性实施例。图2示出根据本专利技术一实施例的集成电感器结构20。如图2所示，集成电感器结构20包括半导体衬底22、绝缘层24和电感线圈26。半导体衬底22可以是例如常用的Si衬底，也可以是其他半导体衬底，例如但不限于Ge、GaAs衬底等。绝缘层24形成在半导体衬底22的表面上，其可以是例如SiO2绝缘层，但不限于此，也可以是其他无机或有机绝缘层。电感线圈26可以由诸如铜之类的良导体形成，并且形成在绝缘层24上。虽然这里示出了电感线圈26是平面螺旋结构，但是电感线圈26也可以具有其他结构，例如立体的螺线管结构等。电感线圈26上可以覆盖有保护层等，此处为了简洁而未示出。半导体衬底22可以具有凹陷部，该凹陷部可以形成在半导体衬底22的与电感线圈26相反的一侧的表面中，并且凹陷部的位置与电感线圈26基本对准。在图2所示的优选实施例中，凹陷部可以穿透半导体衬底22，暴露绝缘层24。虽然图2示出了凹陷部具有倾斜侧壁，但是将理解，凹陷部也可以具有垂直侧壁。磁材料28填充在凹陷部中，并且可以填满整个凹陷部。磁材料28优选由软磁铁氧体、软磁合金、或者软磁材料和绝缘体的复合物形成。例如，软磁铁氧体可以包括NiZnCuFeO、YBiFeO、CoZrO等，软磁合金可以包括CoFe、CoFeB、CoNbZr、CoZrTa、NiFe等，软磁材料和绝缘体的复合物可包括NiFe-SiO2、CoFeB-MgO、Co-SiO2、CoFe-SiO2等。以软磁铁氧体为例，其具有很高的电阻率，可达1010Ω·cm。因此，在高频应用时，软磁铁氧体仅产生微小甚至可以忽略的涡流损耗。如图2所示，软磁铁氧体磁材料28代替电感线圈26下方的硅层，由此可以减小涡流损耗，改善电感器结构20的电感值L和品质因数Q。因此，软磁铁氧体尤其适合于高频应用。软磁合金的优点在于其具有很高的磁导率，这有助于提高电感器结构20的电感值L。但是，在高频应用下，软磁合金材料可能产生较大的涡流电流，降低电感器的品质因数Q。因此，软磁合金材料可以适合于低频应用。此外，磁材料28可以由软磁材料和绝缘体的复合物形成，以实现品质因数本文档来自技高网...

【技术保护点】
一种集成电感器，包括：半导体衬底；形成在所述半导体衬底上的绝缘层；以及形成在所述绝缘层上的电感线圈，其中，所述半导体衬底具有形成在与所述电感线圈相反的一侧的凹陷部，所述凹陷部中填充有磁材料。

【技术特征摘要】
1.一种集成电感器，包括：半导体衬底；形成在所述半导体衬底上的绝缘层；以及形成在所述绝缘层上的电感线圈，其中，所述半导体衬底具有形成在与所述电感线圈相反的一侧的凹陷部，所述凹陷部中填充有磁材料。2.如权利要求1所述的集成电感器，其中，所述凹陷部贯穿所述半导体衬底，暴露所述绝缘层。3.如权利要求1所述的集成电感器，其中，所述凹陷部与所述电感线圈基本对准。4.如权利要求1所述的集成电感器，其中，所述凹陷部的面积大于所述电感线圈所占据的面积。5.如权利要求1所述的集成电感器，其中，所述磁材料包括软磁铁氧体、软磁合金、以及软磁材料和绝缘体的复合物。6.如权利要求1所述的集成电感器，还包括密封层，其覆盖所述磁材料以将所述磁材料密封在所述凹陷部中。7.一种制造集成电感器的方法，包括：提供具有表面绝缘层的半...

【专利技术属性】
技术研发人员：张彩玲，
申请(专利权)人：张彩玲，
类型：发明
国别省市：北京;11