GCT芯片结构及其制备方法技术

本发明专利技术公开了一种GCT芯片结构及其制备方法，GCT芯片结构包括引出阳极的P+发射极、与P+发射极贴合的n+缓冲层、与n+缓冲层相贴合的n漂移区，GCT芯片结构还包括：第一P+区域、第二P+区域及n+发射极，第一P+区域与n漂移区相贴合；第二P+区域与第一P+区域相贴合；n+发射极与第二P+区域连接，n+发射极引出阴极，第二P+区域引出门极，阴极与门极具有高度差，高度差的范围为0‑10μm。

GCT chip structure and preparation method

【技术实现步骤摘要】
GCT芯片结构及其制备方法
本专利技术属于电力半导体器件领域，具体地说，尤其涉及一种GCT芯片结构及其制备方法。
技术介绍
IGCT器件是在GTO的基础上发展出的新一代流控型器件，从芯片层面来看，GCT芯片采用了透明阳极技术与缓冲层设计，降低了器件的触发电流水平及导通压降。从门极驱动电路及开通关断机理来看，IGCT采用集成式驱动电路的方式，通过优化线路布局及管壳封装结构等方式，降低换流回路杂散参数到纳亨量级，使得器件关断过程中电流能在很短时间内由阴极全部转换至门极，而后使PNP三极管自然关断。参照图1，图1为现有GCT芯片结构的示意图。如图1所示，由于门极与阴极之间存在纵向间距，即阴极侧表面存在槽型结构，在进行单元设计时，为保证工艺可行性，横向尺寸h受到约束难以进一步缩短，然而该横向尺寸直接决定GCT单元体内门极电阻，进而影响最大关断电流能力。因此急需开发一种克服上述缺陷的GCT芯片结构及其制备方法。
技术实现思路
针对上述问题，本专利技术提供一种GCT芯片结构，包括引出阳极的P+发射极、与所述P+发射极贴合的n+缓冲层、与所述n+缓冲层相贴合的n漂移区，其中，所述GCT芯片结构还包括：第一P+区域，与所述n漂移区相贴合；第二P+区域，与所述第一P+区域相贴合；以及n+发射极，与所述第二P+区域连接，所述n+发射极引出阴极，所述第二P+区域引出门极，所述阴极与所述门极具有高度差，所述高度差的范围为0-10μm。上述的GCT芯片结构，其中，还包括p基区，所述p基区与所述n漂移区相贴合且位于所述第一P+区域及所述n漂移区之间，所述第一P+区域与所述p基区相贴合。上述的GCT芯片结构，其中，所述第二P+区域的厚度与所述n+发射极的厚度相同。上述的GCT芯片结构，其中，其特征在于，所述第一P+区域与所述n漂移区的连接处具有波浪形状。上述的GCT芯片结构，其中，所述阴极与所述门极位于同一平面。上述的GCT芯片结构，其中，所述波浪形结构的中间平面向所述第一P+区域凸起，凸起的高度为小于40μm。上述的GCT芯片结构，其中，所述第二P+区域的厚度为1-30μm。本专利技术还提供一种GCT芯片结构的制备方法，其中，包括：步骤S11：利用离子注入后扩散或沉积扩散于n-基底的阴极面形成第一P+区域与p基区；步骤S12：利用离子注入后扩散或沉积扩散于n-基底的阳极面形成n+缓冲层；步骤S13：利用硅外延方法在第一P+区域生长出第二P+区域；步骤S14：利用选择性离子注入或选择性沉积方式在第二P+区域形成n型掺杂区，并通过热扩散进行推进，形成n+发射极。步骤S15：利用离子注入后扩散或沉积扩散于n+缓冲层上形成p+发射极；步骤S16：形成两侧金属电极接触与图形化，其中阴极表面的金属电极高于门极表面的金属电极。本专利技术还提供一种GCT芯片结构的制备方法，其中，包括：步骤S21：利用离子注入后扩散或沉积扩散于n-基底的阴极面形成第一P+区域与p基区；步骤S22：利用离子注入后扩散或沉积扩散于n-基底的阳极面形成n+缓冲层；步骤S23：采用P-基底或SOI片，通过硅硅键合将P-基底或SOI片与已完成多步扩散工艺的n-衬底的阴极面进行连接，减薄后获得第二P+区域；步骤S24：利用选择性离子注入或选择性沉积方式在第二P+区域形成n型掺杂区，并通过热扩散进行推进，形成n+发射极；步骤S25：利用离子注入后扩散或沉积扩散于n+缓冲层上形成p+发射极；步骤S26：形成两侧金属电极接触与图形化，其中阴极表面的金属电极高于门极表面的金属电极。本专利技术还提供一种GCT芯片结构的制备方法，其中，包括：步骤S31：利用离子注入后扩散或沉积扩散于n-基底的阴极面同时形成第二P+区域、第一P+区域及p基区；步骤S32：利用离子注入后扩散或沉积扩散于n-基底的阳极面形成n+缓冲层；步骤S33：利用选择性离子注入或选择性沉积方式在第二P+区域形成n型掺杂区，并通过热扩散进行推进，形成n+发射极；步骤S34：利用离子注入后扩散或沉积扩散于n+缓冲层上形成p+发射极；步骤S35：形成两侧金属电极接触与图形化，其中阴极表面的金属电极高于门极表面的金属电极。本专利技术针对于现有技术其功效在于：1、相比于现有GCT芯片结构具备类似的门阴极击穿电压。2、相比于现有GCT芯片结构通过设计了阴极与门极的高度差增大了横向尺寸的设计空间。3、相比于现有GCT芯片结构，在同等工艺均匀性条件下具备更强的电流关断能力。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在说明书、权利要求书以及附图中所指出的结构来实现和获得。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有GCT芯片结构的示意图；图2为为本专利技术GCT芯片结构及其掺杂结构的示意图；图3为本专利技术GCT芯片结构第二实施例的示意图；图4为现有GCT芯片结构的工艺路径图；图5为本专利技术制备方法第一实施例的流程图；图6为图5的工艺路径图；图7为本专利技术制备方法第二实施例的流程图；图8为图7的工艺路径图；图8a为采用SOI片的工艺路径图；图9为本专利技术制备方法第三实施例的流程图；图10为图9的工艺路径图。其中，附图标记为：高度差：d横向尺寸：h第一P+区：P1第二P+区域：P2波浪形状：W具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。关于本文中所使用的方向用语，例如：上、下、左、右、前或后等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本创作。关于本文中所使用的“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指包含但不限于。本专利技术的示意性实施例及其说明用于解释本专利技术，但并不作为对本专利技术的限定。另外，在附图及实施方式中所使用相同或类似标号的元件/构件是用来代表相同或类似部分。请参照图2，图2为本专利技术GCT芯片结构及其掺杂结构的示意图。如图2所示，本专利技术的GCT芯片结构包括：引出阳极(Anod本文档来自技高网...

【技术保护点】
1.一种GCT芯片结构，包括引出阳极的P+发射极、与所述P+发射极贴合的n+缓冲层、与所述n+缓冲层相贴合的n漂移区，其特征在于，所述GCT芯片结构还包括：/n第一P+区域，与所述n漂移区相贴合；/n第二P+区域，与所述第一P+区域相贴合；以及/nn+发射极，与所述第二P+区域连接，所述n+发射极引出阴极，所述第二P+区域引出门极，所述阴极与所述门极具有高度差，所述高度差的范围为0-10μm。/n

【技术特征摘要】
1.一种GCT芯片结构，包括引出阳极的P+发射极、与所述P+发射极贴合的n+缓冲层、与所述n+缓冲层相贴合的n漂移区，其特征在于，所述GCT芯片结构还包括：
第一P+区域，与所述n漂移区相贴合；
第二P+区域，与所述第一P+区域相贴合；以及
n+发射极，与所述第二P+区域连接，所述n+发射极引出阴极，所述第二P+区域引出门极，所述阴极与所述门极具有高度差，所述高度差的范围为0-10μm。


2.如权利要求1所述的GCT芯片结构，其特征在于，还包括p基区，所述p基区与所述n漂移区相贴合且位于所述第一P+区域及所述n漂移区之间，所述第一P+区域与所述p基区相贴合。


3.如权利要求1所述的GCT芯片结构，其特征在于，所述第二P+区域的厚度与所述n+发射极的厚度相同。


4.如权利要求1-3中任一项所述的GCT芯片结构，其特征在于，所述第一P+区域与所述n漂移区的连接处具有波浪形状。


5.如权利要求1所述的GCT芯片结构，其特征在于，所述阴极与所述门极位于同一平面。


6.如权利要求4所述的GCT芯片结构，其特征在于，所述波浪形结构的中间平面向所述第一P+区域凸起，凸起的高度为小于40μm。


7.如权利要求1所述的GCT芯片结构，其特征在于，所述第二P+区域的厚度为1-30μm。


8.一种GCT芯片结构的制备方法，其特征在于，包括：
步骤S11：利用离子注入后扩散或沉积扩散于n-基底的阴极面形成第一P+区域与p基区；
步骤S12：利用离子注入后扩散或沉积扩散于n-基底的阳极面形成n+缓冲层；
步骤S13：利用硅外延方法在第一P+区域生长出第二P+区域；<...

【专利技术属性】
技术研发人员：赵彪，刘佳鹏，周文鹏，曾嵘，余占清，陈政宇，
申请(专利权)人：清华大学，
类型：发明
国别省市：北京;11