软件无线电物理层基带处理群系统技术方案

本发明专利技术提供了一种软件无线电物理层基带处理群系统。该系统中，基带物理层数字信号处理单元可以被划分为符号处理器、前向纠错处理器和并行比特处理器。基于这样的划分方法，既可以保证软件无线电基带数字信号处理的效率，又可以保证低开销前提下的数据精度、灵活度和功能覆盖，使得软件无线电基带的数字信号处理涵盖OFDM和单载波，基带处理和数字中频处理、符号处理和硬软比特处理、以及数据流处理的管理。基带控制单元可以对基带物理层数字信号处理单元的配置进行适应性更改，以使处理后的接收与发送数字信号能够适应于当前通信制式，从而可以实现在不同的通信制式采用不同的信号处理方式的目的，满足现代无线通信系统的要求。

【技术实现步骤摘要】

本专利技术属于通信
，特别涉及一种面向移动侧和面向基站侧的软件无线电物理层基带处理群架构。
技术介绍
软件无线电是通过某种可编程的架构和编程，用软件灵活的实现基于某种架构的通信系统。本专利技术的软件无线电物理层基带处理器系统包括处理器顶层控制器、来自ADC的输入接口、来自DAC的输出接口、接收机数字前端子系统、接收机符号处理(包括变换、信道估计、信道均衡、解调)、接收机纠错与查错处理、接收机MAC接口；发射机MAC接口、发射机查错纠错编码、发射机符号处理(包括调制、预编码、变换、射频功放预畸变校正、和成型滤波)。目前，现有的物理层无线基带处理多用数字信号处理单元和专用集成电路的混合构架。一方面，这种构架混入了大量的定制特定功能的集成电路，集成电路生产后无法后续更改功能，不能根据不同的通信制式进行适应性调配，使得现有的构架无法满足现代无线通信系统具有多模式、可更新功能的要求，导致产品的应用范围窄，使用寿命降低。另一方面，通用数字信号处理单元提供过度的灵活性，导致目前的无线基带处理系统价格和功耗不理想。
技术实现思路
(一)专利技术目的本专利技术提供了一种软件无线电物理层基带处理群架构，用于解决现有的软件无线电物理层基带处理群架构无法根据实际的通信情况进行适应性调配，无法满足各类通信应用的问题。(二)
技术实现思路
为解决上述问题，本专利技术一种软件无线电物理层基带处理群架构，包括：基带控制单元、链接总线单元、输入输出接口单元、存储单元以及基带物理层数字信号处理单元；其中，基带物理层数字信号处理单元被划分为符号处理器、前向纠错处理器和并行比特处理器，所述输入输出接口单元包括ADC输入接口、DAC输出接口和主处理器接口；所述基带控制单元，用于在ADC输入接口接收到未处理的接收信号或主处理器接口准备发送发送信号时，通过所述链接总线单元对存储单元和基带物理层数字信号处理单元的配置进行适应性调整，以使经过所述基带物理层数字信号处理单元处理的数字信号满足当前的通信制式和场景的要求，并控制所述主处理器接口处理所述接收信号或DAC输出接口输出所述处理后的发送信号；所述存储单元进一步包括内置存储单元以及用于与外置存储单元连接的存储接口，所述内置存储单元用于缓存所述架构接收到的外部数据，或缓存所述基带物理层数字信号处理单元在处理过程中生成的暂存数据。可选地，所述符号处理器用于进行复数变量的处理，包括成形滤波与数字前端处理器、变换与同步处理器、矩阵处理器以及解调处理器。可选地，所述成形滤波与数字前端处理器，用于对准备发射的信号或接收到的信号进行数字中频处理、降采样处理、单频陷波处理、采样相位修正处理、采样频率修正处理、带通滤波处理、以及成型滤波处理。可选地，所述变换与同步处理器，用于对准备发射的信号或接收到的信号进行信号的变换，具体包括FFT变换、2的DFT变换、余弦变换、Walsh变换、k变换，并完成相应的FFT、DFT、Walsh、K变换的符号预处理。可选地，所述矩阵处理器，用于对准备发射的信号或接收到的信号基于天线数目、制式以及不同信道的均衡算法进行信道估计和均衡，并去除信道失真、外部干扰、和外部引入的噪声。可选地，所述解调处理器，用于对准备发射的信号或接收到的信号进行最大似然度估计和判决，对每个信道均衡后的符号基于预设的编码方式进行解调。可选地，所述前向纠错处理器，用于在所述基带控制单元的控制下，在软件编程的基础上完成具有前后向迭代的Viterbi类、Turbo类、和LDPC类的纠错运算；所述前向纠错处理器包含的交织寻址运算与交织运算处理器，用于进行块和卷积类的交织运算寻址和交织以及速率匹配运算。可选地，所述比特并行处理器群，用于在基带控制单元的控制下，将递归算法通过编译级变换为并行的查表，对CRC、CC、扰码进行并行的基于查表的编码与查错等运算；用附带的查表调制机完成调制运算；用软件查找伽罗瓦表的方法实现前向纠错ReedSolomon解码器。可选地，所述基带控制单元，为面向基带主程序和为实现零存储搬移时间的硬件模块动态互联的MCU处理器，用于执行基带的接收机主程序、基带的发射机主程序、硬件资源管理、以及和上层系统间的通信。可选地，所述链接总线单元为低延迟互联性能的链接总线单元，用于在基带控制单元的控制下与所述存储单元相连，还用于与基带物理层数字信号处理单元相连，完成存储单元与基带物理层数字信号处理单元的动态互联和无延迟数据搬移。(三)有益效果本专利技术实施例提供的软件无线电物理层基带处理群架构中，基带物理层数字信号处理单元可以被划分为符号处理器、前向纠错处理器和并行比特处理器。基于这样的划分方法，既可以保证软件无线电基带数字信号处理的效率，又可以保证低开销前提下的数据精度、灵活度和功能覆盖，使得软件无线电基带的数字信号处理涵盖OFDM和单载波，基带处理和数字中频处理、符号处理和硬软比特处理、以及数据流处理的管理。因此基带控制单元可以对基带物理层数字信号处理单元中各个处理器的配置进行适应性更改，以使经过基带物理层数字信号处理单元各个处理器处理后的接收与发送数字信号能够适应于当前通信制式，从而可以实现在不同的通信制式采用不同的信号处理方式的目的，能够满足现代无线通信系统具有多模式、可更新功能的要求。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些示例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术提供的一种软件无线电物理层基带处理群架构示意图；图2是本专利技术提供的一种软件无线电物理层基带处理群架构具体示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例提供了一种软件无线电物理层基带处理群架构，如图1、2所示，包括：基带控制单元1、链接总线单元2、输入输出接口单元3、存储单元4以及基带物理层数字信号处理单元5；其中，基带物理层数字信号处理单元5可以被划分为符号处理器51、前向纠错处理器52和并行比特处理器53。输入输出接口单元3还可以包括ADC输入接口31、DAC输出接口32和主处理器接口33；基带控制单元1，可以用于在ADC输入接口31接收到未处理的接收信号或主处理器接口33准备发送发送信号时，通过链接总线单元2对存储单元4和基带物理层数字信号处理单元5的配置进行适应性调整，以使经过基带物理层数字信号处理单元5处理的数字信号满足当前的通信制式和场景的要求，并控制主处理器接口33处理接收信号或DAC输出接口32输出处理后的发送信号；存储单元4，进一步可以包括内置存储单元41以及用于与外置存储单元连接的存储接口42。其中，内置存储单元41用于缓存架构接收到的外部数据，或缓存基带物理层数字信号处理单元在处理过程中生成的暂存数据。存储接口42用于将外置存储单元与本专利技术提供的架构连接，从而可以在基带控制单元1的控制下进行数据交互。本专利技术实施例提供的软本文档来自技高网...

【技术保护点】
一种软件无线电物理层基带处理群架构，其特征在于，包括：基带控制单元、链接总线单元、输入输出接口单元、存储单元以及基带物理层数字信号处理单元；其中，基带物理层数字信号处理单元被划分为符号处理器、前向纠错处理器和并行比特处理器，所述输入输出接口单元包括ADC输入接口、DAC输出接口和主处理器接口；所述基带控制单元，用于在ADC输入接口接收到未处理的接收信号或主处理器接口准备发送发送信号时，通过所述链接总线单元对存储单元和基带物理层数字信号处理单元的配置进行适应性调整，以使经过所述基带物理层数字信号处理单元处理的数字信号满足当前的通信制式和场景的要求，并控制所述主处理器接口处理所述接收信号或DAC输出接口输出所述处理后的发送信号；所述存储单元进一步包括内置存储单元以及用于与外置存储单元连接的存储接口，所述内置存储单元用于缓存所述架构接收到的外部数据，或缓存所述基带物理层数字信号处理单元在处理过程中生成的暂存数据。

【技术特征摘要】
1.一种软件无线电物理层基带处理群架构，其特征在于，包括：基带控制单元、链接总线单元、输入输出接口单元、存储单元以及基带物理层数字信号处理单元；其中，基带物理层数字信号处理单元被划分为符号处理器、前向纠错处理器和并行比特处理器，所述输入输出接口单元包括ADC输入接口、DAC输出接口和主处理器接口；所述基带控制单元，用于在ADC输入接口接收到未处理的接收信号或主处理器接口准备发送发送信号时，通过所述链接总线单元对存储单元和基带物理层数字信号处理单元的配置进行适应性调整，以使经过所述基带物理层数字信号处理单元处理的数字信号满足当前的通信制式和场景的要求，并控制所述主处理器接口处理所述接收信号或DAC输出接口输出所述处理后的发送信号；所述存储单元进一步包括内置存储单元以及用于与外置存储单元连接的存储接口，所述内置存储单元用于缓存所述架构接收到的外部数据，或缓存所述基带物理层数字信号处理单元在处理过程中生成的暂存数据。2.根据权利要求1所述的架构，其特征在于，所述符号处理器用于进行复数变量的处理，包括成形滤波与数字前端处理器、变换与同步处理器、矩阵处理器以及解调处理器。3.根据权利要求2所述的架构，其特征在于，所述成形滤波与数字前端处理器，用于对准备发射的信号或接收到的信号进行数字中频处理、降采样处理、单频陷波处理、采样相位修正处理、采样频率修正处理、带通滤波处理、以及成型滤波处理。4.根据权利要求2所述的架构，其特征在于，所述变换与同步处理器，用于对准备发射的信号或接收到的信号进行信号的变换，具体包括FFT变换、2的DFT变换、余弦变换、Walsh变换、k变换，并完成相应的FFT、DFT、Walsh、K变换...

【专利技术属性】
技术研发人员：刘大可，
申请(专利权)人：北京理工大学，
类型：发明
国别省市：北京;11