一种用于AIS体制调制解调系统技术方案

本发明专利技术公开了一种用于AIS体制的调制解调系统，它包括FPGA调制解调器，DAC模块、ADC模块、ARM协议栈处理器和GPS模块，所述的FPGA调制解调器通过SPI接口与ARM协议栈处理器连接，且所述的FPGA调制解调器通过PPS接口分别与GPS模块、外设GNSS接收机连接，所述的GPS模块外接天线，且所述的GPS模块通过RS232接口与ARM协议栈处理器连接，所述的ARM协议栈处理器利用通用接口与外部设备连接。本发明专利技术将AIS体制信号调制器和AIS体制信号解调器集成在FPGA系统中，利用软件无线电实现了AIS体制信号的调制和解调，显著提高了AIS系统的频率利用率和通信质量。

【技术实现步骤摘要】
一种用于AIS体制调制解调系统
本专利技术涉及船舶自动识别系统领域，具体是一种用于AIS体制的调制解调系统。
技术介绍
在20世纪初，船舶通信主要依靠雷达扫描技术来进行船只定位和航向确认，但是雷达扫描存在以下缺点：（1）采集船位和航向数据时间延迟大、雷达信号易受遮挡物影响，信号容易失真；（2）采集信号数据种类少，不能满足船舶之间日益丰富的信息交流需求；（3）雷达信号的发射和接收容易受到周围船舶的干扰。随着海上运输行业不断发展，为了避免在船舶与船舶之间、船舶与岸基之间发生碰撞事故，出现了船舶自动识别系统（AutomaticIdentificationSystem）。AIS系统能够识别船只和协助追踪目标，可以在电子海图上可视化显示船舶的航向、航线等信息，提高了航行的安全性、海上通信数据的交换能力和航行效率，显著降低了人工交流成本。公开号为CN202617107U的中国专利公开了一种AIS船用避碰的仪器，所述仪器包括低通滤波模组、收发开关、射频低噪放模组、频带滤波器、变频模组、第一中放模组、窄带滤波器、第二中放模组、变频解调模组、数据解调模组、CPU与输出接口，低通滤波模组、收发开关、射频低噪放模组、频带滤波器、变频模组、第一中放模组、窄带滤波器、第二中放模组、变频解调模组、数据解调模组、CPU与输出接口依次电连接。本专利技术具有可以拓宽接收本振频率、接收范围增大、实现指令跳频模式的优点。该专利并未公开其所述的变频解调模组、数据解调模组，且其所述在AIS系统中实现指令跳频模式与本专利技术解决提高频率利用率和通信质量的属于不同的问题。公开号为CN102305936A的中国专利公开了一种AIS船舶自主定位导航系统，该系统包括高精度时间同步的AIS岸基参考站系统、船舶AIS导航终端设备和多个高精度同步原子钟,所述AIS岸基参考站系统包括多个AIS岸基参考站，并自组织共享和独占一个高精度同步原子时钟，通过共享和独占AIS无线信道发送导航电文和测量载波；船舶AIS导航终端设备包括无线接收模块、信号测量处理模块和主控模块，无线接收模块负责接收各种导航电文和测量载波信号，并由信号测量处理模块进行载波测量、电文提取和定位解算，并将定位结果提交主控模块，由主控模块进行输出应用。利用该专利技术，船舶可直接利用AIS设备进行定位，满足IMO提出的空基和陆基双备份定位系统需求。该专利技术并未公开其所述的AIS系统中的信号调制技术。公开号为CN102034367B的中国专利公开了一种船舶识别、定位系统及其识别定位方法，船舶识别、定位系统包括多个AIS接收机，AIS接收机接收船舶发出的AIS信号，还包括AIS信息汇总服务器，多个AIS接收机分别通过互联网与AIS信息汇总服务器进行通讯，所述的AIS信息汇总服务器接收AIS接收机传输的信号，并将信号处理后存入数据库。该方法采用互联网实现通讯，且采用二级汇总。采用上述结构和方法，本专利技术具有以下优点：1、以互联网代替以往的GPS系统实现通讯，大大降低了成本；2、可应对全流域大量AIS消息的处理，以及历史数据的采样追踪；3、采用二级汇总技术，对大量AIS数据进行分析、压缩，提高对AIS信息的处理能力。该专利与本专利技术处于相同的领域，但是与本专利技术所述的用于AIS体制的调制解调系统采用的技术方案不同。随着对AIS系统在VHF频段通信需求的增加，AIS系统的可使用频段内已经非常拥挤，在许多繁忙港口已经达到了对频段50%以上的占用率，国际航标组织（IALA）提出当AIS数据链路负载超过50%时，将会导致信息阻塞等问题的发生，严重影响航行安全。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种用于AIS体制的调制解调系统，以至少达到提高频谱利用率、改善通信质量、增强船舶AIS系统通信能力的效果。本专利技术的目的是通过以下技术方案来实现的：一种用于AIS体制的调制解调系统，它包括FPGA调制解调器，DAC模块、ADC模块、ARM协议栈处理器和GPS模块，所述的FPGA调制解调器通过SPI接口与ARM协议栈处理器连接，且所述的FPGA调制解调器通过PPS接口分别与GPS模块、外设GNSS接收机连接，所述的GPS模块外接天线，且所述的GPS模块通过RS232接口与ARM协议栈处理器连接，所述的ARM协议栈处理器利用通用接口与外部设备连接；所述的FPGA调制解调器包括AIS调制器和AIS解调器；所述AIS调制器的数字输出端与所述DAC模块的数字输入端连接，所述DAC模块实现直接数字RF的合成，输出调制后的模拟信号，所述ADC模块的模拟输出端与AIS解调器的数字输入端连接。所述的AIS调制器包括基带帧组帧模块、物理帧组帧模块、NRZI编码器、第一乘法器、高斯滤波器、积分器、第二乘法器、DUC模块和振荡器；基带帧组帧模块对基带信号数据进行分组打包后在信道传输，通过所述物理帧组帧模块进行检错、纠错后的基带信号数据进入NRZI编码器，NRZI编码器将基带信号转换为NRZI码，NRZI码进入第一乘法器，第一乘法器将NRZI码与累加信号相乘以后生成NRZI脉冲序列，NRZI脉冲序列进入所述高斯滤波器，高斯滤波器将载有基带信号的NRZI脉冲序列处理为高斯脉冲序列以后传输到所述积分器进行累加，得到积分相位信号q(t)后输出到第二乘法器，在第二乘法器进行载波信号相位调节，得到基带相位信号SI(t)和SQ(t)，SI(t)和SQ(t)信号进入DUC模块，DUC模块与振荡器的频率震荡信号fc输出端连接，DUC模块利用频率震荡信号fc调节SI(t)和SQ(t)信号后生成AIS体制调制信号输出。所述的AIS解调器，它包括数字下变频DDC、数字鉴频器、低通滤波器、FFT模块、载波频偏校正模块、定时重采样模块、第一匹配滤波器、第二匹配滤波器、维特比算法解码器、NRZI编码器和基带帧成帧模块；数字下变频DDC接收调制信号r(t)后传输到数字鉴频器进行解调，解调后的信号通过FFT模块提取频域特征，并且进行载波频偏校正和定时重采样后的数据分为两路分别传输到第一匹配滤波器和第二匹配滤波器，通过第一匹配滤波器和第二匹配滤波器处理后的信号数据传输到维特比算法解码器进行解码，解码以后的数据传输到NRZI编码器，NRZI编码器将NRZI转换为二进制数据输出到基带帧成帧模块，基带帧成帧模块输出解调信号。所述的ADC模块为单片双通道、并行数据接口器件。所述的通用接口包括GPIO接口、RS232接口。本专利技术的有益效果是：本专利技术所述的AIS调制器采用多个乘法器进行信号数据的合路处理，提高了通信质量；利用高斯滤波器进行平滑滤波，提高了频谱利用率；通过调节高斯滤波器的参数可以控制数据传输码间干扰，压缩调制信号频谱，在解调时利用前后码元的相关性可以准确地进行解调判决；本专利技术所述AIS解调器基于数字下变频DDC进行数字鉴频器的直接控制，采用低通滤波器进行滤波，由FFT模块进行快速傅里叶变换提取频域特征并在频域特征提取过程中进行载波频移校正和定时重采样，提高了对接收信号数据处理效率；本专利技术采用两路匹配滤波器进行匹配滤波，提高了信噪比，利用维特比算法解码器进行信号码元最短间距序列地选择，提高了数据解调效率和频谱利用率，提高了通信质量；本专利技术将AIS体制信号调制器和AIS体制信号解调本文档来自技高网...

【技术保护点】
一种用于AIS体制的调制解调系统，其特征在于：它包括FPGA调制解调器，DAC模块、ADC模块、ARM协议栈处理器和GPS模块，所述的FPGA调制解调器通过SPI接口与ARM协议栈处理器连接，且所述的FPGA调制解调器通过PPS接口分别与GPS模块、外设GNSS接收机连接，所述的GPS模块外接天线，且所述的GPS模块通过RS232接口与ARM协议栈处理器连接，所述的ARM协议栈处理器利用通用接口与外部设备连接；所述的FPGA调制解调器包括AIS调制器和AIS解调器，所述AIS调制器的数字输出端与所述DAC模块的数字输入端连接，所述DAC模块实现直接数字RF的合成，输出调制后的模拟信号，所述ADC模块的数字输出端与AIS解调器的数字输入端连接。

【技术特征摘要】
1.一种用于AIS体制的调制解调系统，其特征在于：它包括FPGA调制解调器，DAC模块、ADC模块、ARM协议栈处理器和GPS模块，所述的FPGA调制解调器通过SPI接口与ARM协议栈处理器连接，且所述的FPGA调制解调器通过PPS接口分别与GPS模块、外设GNSS接收机连接，所述的GPS模块外接天线，且所述的GPS模块通过RS232接口与ARM协议栈处理器连接，所述的ARM协议栈处理器利用通用接口与外部设备连接；所述的FPGA调制解调器包括AIS调制器和AIS解调器，所述AIS调制器的数字输出端与所述DAC模块的数字输入端连接，所述DAC模块实现直接数字RF的合成，输出调制后的模拟信号，所述ADC模块的数字输出端与AIS解调器的数字输入端连接。2.根据权利要求1所述的一种用于AIS体制的调制解调系统，其特征在于：所述的AIS调制器包括基带帧组帧模块、物理帧组帧模块、NRZI编码器、第一乘法器、高斯滤波器、积分器、第二乘法器、DUC模块和振荡器；基带帧组帧模块对基带信号数据进行分组打包后在信道传输，通过所述物理帧组帧模块进行检错、纠错后的基带信号数据进入NRZI编码器，NRZI编码器将基带信号转换为NRZI码，NRZI码进入第一乘法器，第一乘法器将NRZI码与累加信号相乘以后生成NRZI脉冲序列，NRZI脉冲序列进入所述高斯滤波器，高斯滤波器将载有基带信号的NRZI脉冲序列处理为高斯脉冲序列以后传输到...

【专利技术属性】
技术研发人员：彭京平，喻袁洲，王林，李毅，富招弟，
申请(专利权)人：成都国蓉科技有限公司，
类型：发明
国别省市：四川,51