半导体器件和总线生成器制造技术

本公开的实施例涉及半导体器件和总线生成器。即使在各种条件下，也可以消除请求在总线上的停留，并且还可以提高存储器效率。主设备A、主设备B和主设备X中的每个主设备发布对存储器的访问请求。存储器控制器通过总线接收访问请求。中央总线控制单元通过向主设备授予对存储器的访问权限来控制向存储器控制器输出由主设备发布的访问请求。中央总线控制单元基于授予访问权限的主设备所发布的访问请求的访问大小来管理可以授予的权限的数目，该权限的数目指示可以授予的访问权限的数目，以及在可以授予的权限数目的范围内执行访问权限的授予。

Semiconductor devices and bus generators

【技术实现步骤摘要】
半导体器件和总线生成器相关申请的交叉引用于2018年6月22日提交的包括说明书、附图和摘要在内的日本专利申请号2018-118689的公开内容通过引用整体并入本文。
本专利技术涉及一种半导体器件，例如，涉及一种执行对存储器的访问的半导体器件。进一步地，本专利技术涉及一种在半导体器件中生成总线的总线生成器。
技术介绍
国际公布号2017/056132公开了一种总线系统中的访问控制，其中多个总线主设备被耦合到公共总线。在国际公布号2017/056132中描述的半导体器件具有多个主设备、存储器控制器、将多个主设备与存储器控制器耦合的总线、以及中央总线控制单元。国际公布号2017/056132描述了中央总线控制单元监控每个主设备的传送量并且基于每个主设备的预留带宽、所监控的传送量以及可以授予的权限的数目来选择访问权限授予目的地的主设备。在国际公布号2017/056132中，在存储器控制器和主设备之间的总线中屏蔽未授予访问权限的主设备的请求。在国际公布号2017/056132中，当释放存储器控制器中的缓冲器时，中央总线控制单元从存储器控制器接收缓冲器释放通知。每次授予访问权限时，中央总线控制单元将可以授予的权限的数目减少一个，并且每次释放缓冲区时，将可以授予的权限的数目增加一个。可以通过根据存储器控制器的处理条件授予访问权限来避免缓冲器装满未处理的访问请求的情形，并且可以避免存储器控制器不能接受需要低延迟的访问请求的情形。
技术实现思路
这里，主设备所需的存储器访问的数据大小(访问大小)并非一直恒定，并且某个访问请求的访问大小可能小于另一个访问请求的访问大小。一般而言，存储器访问所需的时间(访问时间)根据访问大小而变化，访问大小越大，访问时间越长。在国际公布号2017/056132中，对这种访问时间的变化不予考虑，并且当主设备的访问大小不恒定时，可能无法实现延迟低且效率高的存储器访问。根据本说明书的描述和附图，其他问题和新颖特征将变得显而易见。根据实施例，一种半导体器件具有访问控制单元，该访问控制单元执行访问控制，该访问控制通过向主设备授予对存储器的访问权限来控制向存储器控制器输出由主设备发布的访问请求。访问控制单元基于由主设备发布的访问请求的访问大小来管理可以授予的权限的数目，并且在可以授予的权限的数目的范围内执行访问权限的授予。根据实施例，即使在各种条件下，也消除了请求在总线上的停留，并且还可以提高存储器效率。附图说明图1是示出了根据第一实施例的包括半导体器件的电子设备的框图。图2是示出了中央总线控制单元的配置示例的框图。图3是示出了权限授予选择控制单元的配置示例的框图。图4是示出了与可以授予的权限的数目的管理有关的部分的操作过程的流程图。图5是示出了在包括根据第二实施例的半导体器件的电子设备中使用的权限授予选择控制单元的配置示例的框图。图6是示出了在包括根据第三实施例的半导体器件的电子设备中使用的存储器控制器的框图。图7是示出了总线生成器的硬件配置示例的框图。图8是示出了总线设计的概要流程的流程图。图9是示出了输入设置信息的屏幕示例的图。图10是示出了到/来自总线生成器的输入/输出数据的框图。具体实施方式在描述实施例之前，将对产生下文所描述的实施例的想法的过程进行描述。在具有访问DDR(双倍数据速率)存储器的主设备的实际产品中，DDR存储器的有效带宽根据情形在约50％至70％之间变化，因此希望其效率得到改善。进一步地，关于需要实时特性的主设备，访问延迟需要很短。然而，访问延迟也会发生变化，因此访问延迟始终需要很低。当在某种程度上允许延迟时，可以通过以下各项来提高存储器访问效率：等待直到在存储器控制器中存储器访问请求被累积到某种程度为止，然后通过考虑存储器访问的类型(读和写)、地址等来执行调度以改变访问请求的处理顺序。然而，当优先考虑需要低延迟的高优先级请求时，不可能等到在存储器控制器中累积特定数目的访问请求，使得要调度的访问请求的数目很小。因此，无法实现有效的存储器访问并且带宽效率降低。因此，在存储器访问系统中，需要响应这些冲突请求。作为专利技术人的讨论的结果，发现存在从授予对主设备的访问权限到释放存储器控制器的缓冲器的时间变化，从而在频带和延迟上发生变化。进一步地，发现每个请求的访问大小和类型是变化的原因。在国际公布号2017/056132中，主设备和存储器控制器之间的数据传送量由授予访问权限的访问请求的数目和访问大小的乘积表示。例如，当预先确定的数目的访问权限被授予访问大小较小的访问请求时的数据传送量小于当预先确定的数目的访问权限被授予访问大小较大的访问请求时的数据传送量。另一方面，相同数目的访问权限被授予访问大小较大的访问请求，可以提高存储器访问效率。然而，访问时间长，因此可能无法实现低延迟。专利技术人已经讨论了即使在访问大小不恒定时也能够以低延迟实现高效存储器访问的总线系统。结果，专利技术人已经实现了下文所描述的实施例的构思。在下文中，参考附图对应用解决上述问题的器件的实施例进行详细说明。为了解释清楚，适当地省略和简化以下描述和附图。作为执行各种处理的功能块的附图中所示的部件可以由作为硬件的CPU(中央处理单元)、存储器和其他电路组成，并且通过作为软件的加载在存储器中的程序等来实现。因此，本领域技术人员应当理解，功能块可以通过仅硬件、仅软件或这些的组合以各种形式实现，并且功能块不限于硬件、软件、以及这些的组合。在附图中，相同的部件由相同的附图标记表示，并且适当地省略多余的描述。上述程序可以被存储在各种类型的非暂态计算机可读介质中并且被供应给计算机。非暂态计算机可读介质包括各种类型的实质记录介质。非暂态计算机可读介质的示例包括磁记录介质(例如，软盘、磁带和硬盘驱动器)、磁光记录介质(例如，磁光盘)、CD-ROM(只读存储器)、CD-R、CD-R/W、以及半导体存储器(例如，掩模ROM、PROM(可编程ROM)、EPROM(可擦除PROM)、闪存ROM和RAM(随机存取存储器))。可以通过各种类型的暂态计算机可读介质将程序供应给计算机。暂态计算机可读介质的示例包括电信号、光信号和电磁波。暂态计算机可读介质可以通过诸如电线和光纤之类的有线通信路径或无线通信路径将程序供应给计算机。将对以下实施例进行解释，如果为了方便需要，将其分成多个部分或实施例。除了特别清楚地表明的情况之外，它们不是相互无关的，并且一个与另一个具有诸如修改示例、应用示例、详细说明和部分或全部的补充说明之类的关系。在以下实施例中，当参考元件的数目等(包括数目、数值、数量、范围等)时，它们可能不限于特定数目，而是可以大于或小于特定数目，除了特别明确指定的情况以及理论上明确限于特定数目的情况之外。进一步地，在以下实施例中，元件(包括操作步骤等)不一定不可或缺，除了特别明确指定的情况以及从理论观点认为明显不可或缺的情况等之外。同样，在以下实施例中，当参考元件等的形状、位置关系等时本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n主设备，发布对存储器的访问请求；/n存储器控制器，通过总线被耦合到所述主设备，并且根据所述访问请求访问所述存储器；以及/n访问控制单元，通过向所述主设备授予对所述存储器的访问权限来控制向所述存储器控制器输出由所述主设备发布的所述访问请求，/n其中所述访问控制单元基于由被授予所述访问权限的所述主设备发布的访问请求的访问大小来管理权限的数目，所述权限的数目指示能够被授予的所述访问权限的数目，并且在能够被授予的权限的数目的范围内执行所述访问权限的授予。/n

【技术特征摘要】
20180622 JP 2018-1186891.一种半导体器件，包括：
主设备，发布对存储器的访问请求；
存储器控制器，通过总线被耦合到所述主设备，并且根据所述访问请求访问所述存储器；以及
访问控制单元，通过向所述主设备授予对所述存储器的访问权限来控制向所述存储器控制器输出由所述主设备发布的所述访问请求，
其中所述访问控制单元基于由被授予所述访问权限的所述主设备发布的访问请求的访问大小来管理权限的数目，所述权限的数目指示能够被授予的所述访问权限的数目，并且在能够被授予的权限的数目的范围内执行所述访问权限的授予。


2.根据权利要求1所述的半导体器件，
其中所述访问控制单元包括：
子总线控制器，具有请求发布控制单元，所述请求发布控制单元接收由所述主设备发布的所述访问请求；以及
中央总线控制单元，通过向所述请求发布控制单元授予所述访问权限来授予对所述主设备的访问权限，所述主设备是由所述请求发布控制单元接收的所述访问请求的发布源，以及
其中当所述访问权限从所述中央总线控制单元被授予到所述请求发布控制单元时，所述请求发布控制单元将所述访问请求输出到所述存储器控制器，并且当所述访问权限未被授予到所述请求发布控制单元时，所述请求发布控制单元防止所述访问请求被输出到所述存储器控制器。


3.根据权利要求2所述的半导体器件，其中每当所述中央总线控制单元授予对所述主设备的所述访问权限时，所述中央总线控制单元从能够被授予的权限的数目中减去根据由被授予所述访问权限的所述主设备发布的访问请求的访问大小的权重。


4.根据权利要求2所述的半导体器件，
其中所述中央总线控制单元基于由被授予所述访问权限的所述主设备发布的访问请求的访问大小来管理当前被授予的权限的数目，所述当前被授予的权限的数目指示被授予到所述主设备的所述访问权限的数目，以及
其中能够被授予的权限的数目由要被授予的权限的最大数目与当前被授予的权限的数目之间的差表示，所述要被授予的权限的最大数目指示所述要被授予的所述访问权限的最大数目。


5.根据权利要求4所述的半导体器件，其中每当所述中央总线控制单元授予对所述主设备的所述访问权限时，所述中央总线控制单元将根据要经受所述访问权限的授予的访问请求的访问大小的权重添加到当前被授予的权限的数目。


6.根据权利要求5所述的半导体器件，其中当授予所述访问权限时，所述中央总线控制单元将根据估计要由所述主设备发布的访问请求的访问大小的权重添加到当前被授予的权限的数目。


7.根据权利要求6所述的半导体器件，
其中当所述请求发布控制单元向所述存储器控制器输出所述访问请求时，所述请求发布控制单元向所述中央总线控制单元通知要被输出到所述存储器控制器的所述访问请求的访问大小，以及
其中所述中央总线控制单元基于从所述请求发布控制单元通知的所述访问大小来校正当前被授予的权限的数目。


8.根据权利要求7所述的半导体器件，其中所述中央总线控制单元基于根据所估计的访问请求的所述访问大小的权重与根据从所述请求发布控制单元通知的所述访问大小的权重之间的差来校正当前被授予的权限的数目。


9.根据权利要求8所述的半导体器件，还包括：
基于大小的权重信息存储单元，存储彼此相关联的所述访问大小和所述权重，以及
其中所述中央总线控制单元通过参考所述权重信息存储单元根据所通知的访问大小来获取所述权重。


10.根据权利要求6所述的半导体器件，
其中当所述请求发布控制单元向所述存储器控制器输出所述访问请求时，所述请求发布控制单元向所述中央总线控制单元通知要被输出到所述存储器控制器的所述访问请求的访问大小，以及
其中所述中央总线控制单元获取从所述请求发布控制单元通知的访问大小的历史，并且基于所获取的访问大小的历史来生成根据估计要由所述主设备发布的访问请求的访问大小的权重。


11.根据权利要求7所述的半导体器件，
其中所述存储器控制器具有请求缓冲器，所述请求缓冲器接收和存储所述访问请求，并且当基于被存储在所述请求缓冲器中的所述访问请求的存储器访问被处理并且所述请求缓冲器的条目被释放时，所述存储器控制器输出释放通知信号，所述释放通知信号指示所述请求缓冲器被释放到所述中央总线控制单元，并且通知所述中央总线控制单元经处理的所述访问请求的访问大小，以及
其中当所述中央总线控制单元从所述存储器控制器接收到所述释放通知信号时，所述中央总线控制单元从当前被授予的权限的数目中减去根据从所述存储器控制器通知的所述访问大小的权重。


12.根据权利要求7所述的半导体器件，
其中当从所述中央总线控制单元向所述请求发布控制单元授予所述访问权限并且没有接收到来自所述主设备的所述访问请求时，所述请求发布控制单元将所述访问权限返回到所述中央总线控制单元，以及
其中当所述访问权限被返回到所述中央总线控制单元时，所述中央总线控制单元从当前被授予的权限的数目中减去根据所估计的访问请求的所述访问大小的权重。


13.根据权利要求...

【专利技术属性】
技术研发人员：早川雄贵，平木俊行，山中翔，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP