用于高带宽存储器通道的DIMM制造技术

描述了一种DIMM。DIMM包括在相同的突发写入序列期间将写入数据多路复用到DIMM上的不同组的存储器芯片的电路。

DIMMs for high bandwidth memory channels

【技术实现步骤摘要】
用于高带宽存储器通道的DIMM
本专利技术的领域总体上涉及用于高带宽存储器通道的DIMM。
技术介绍
计算系统的性能高度依赖于系统存储器的性能。然而，通常，增加存储器通道容量和存储器速度可能导致关于存储器通道实现的功耗的挑战。因此，系统设计人员正在寻求增加存储器通道容量和带宽同时保持功耗得到控制的方法。附图说明通过以下结合附图的详细描述，可以更好地理解本专利技术，其中：图1示出了第一现有技术DIMM；图2示出了第二现有技术DIMM；图3a示出了第三现有技术DIMM；图3b示出了与图3a的DIMM接口连接的存储器通道的第一布局；图4a示出了存储器通道的新兴布局；图4b示出了存储器通道的改进布局；图4c示出了与图4b的改进布局接口连接的改进DIMM；图4d比较了根据图3b的第一布局和图4c的改进DIMM实现的各个存储器通道的时序；图4e示出了与图4b的改进布局接口连接的另一种改进的DIMM；图4f比较了根据图3b的第一布局和图4e的改进DIMM实现的各个存储器通道的时序；图4g示出了图4f的时序的附加信息；图5a示出了与图4c的改进DIMM接口连接的存储器控制器；图5b示出了与图4e的改进DIMM接口连接的存储器控制器；图6示出了计算系统。具体实施方式如本领域所公知的，高性能计算系统(例如高性能服务器)中的主存储器(也称为“系统存储器”)通常利用插入存储器通道的双列直插式存储器模块(DIMM)来实现。此处，多个存储器通道从主存储器控制器发出，并且一个或多个DIMM插入每个存储器通道。每个DIMM都包括定义DIMM的存储器储存容量的多个存储器芯片。插入存储器控制器的存储器通道的DIMM的组合存储器容量对应于系统的系统存储器容量。随着时间的推移，DIMM的设计和结构已发生变化，以满足不断增长的存储器容量和存储器通道带宽的需求。图1显示了传统的DIMM方案。如图1所示，单个“无缓冲”DIMM(UDIMM)100的存储器芯片直接耦合到存储器通道总线101、102的导线。UDIMM100包括足以形成至少一个区块(rank)103的数据宽度的多个存储器芯片。区块对应于数据总线的宽度，其通常对应于存储器通道上的数据信号的数量和ECC信号的数量。这样，DIMM上使用的存储器芯片的总数是存储器芯片的区块大小和位宽的函数。例如，对于具有64位数据和8位ECC的区块，DIMM可以包括十八个“X4”(四位宽)存储器芯片(例如，16个芯片×4位/芯片＝64位数据加2个芯片×4位/芯片以实现8位ECC)，或九个“X8”(八位宽)存储器芯片(例如，8个芯片×8位/芯片＝64位数据加1个芯片×8位/芯片以实现8位ECC)。为简单起见，当参考图1和随后的图时，可以忽略ECC位，并且观察到的区块宽度M简单地对应于存储器总线上的数据位的数量。即，例如，对于具有64个数据位的数据总线，区块＝M＝64。传统上，UDIMM仅具有用于存储器芯片的两个单独区块的储存容量，其中，DIMM的一侧具有用于第一区块的存储器芯片，而DIMM的另一侧具有用于第二区块的存储器芯片。此处，存储器芯片具有一定量的储存空间，其与可以提供给存储器芯片的不同地址的总数相关联。由与数据总线宽度接口连接的适当数量的存储器芯片(在前述示例中为十八个X4存储器芯片或九个X8存储器芯片)组成的存储器结构对应于存储器芯片的区块。因此，存储器芯片的区块可以分别存储来自与其地址空间一致的数据总线的多个传输。例如，如果用支持256M不同地址的存储器芯片实现存储器芯片的区块，则存储器芯片的区块可以存储256M不同总线传输的信息。值得注意的是，用于实现存储器芯片的两个区块的存储器芯片以多分支方式耦合到存储器通道101、102。这样，UDIMM100可以向存储器通道数据总线101的每条线提供多达两个存储器芯片负载(对于存储器芯片的每个区块采用一个存储器芯片负载)。类似地，用于存储器芯片的两个区块的命令和地址信号以多分支形式耦合到存储器通道的命令地址(CA)总线102。在CA总线102上承载的控制信号包括行地址选通信号(RAS)、列地址选通信号(CAS)、写入使能(WE)信号和多个地址(ADDR)信号，仅举几例。CA总线102上的一些信号通常具有严格的定时余量。这样，如果将多于一个DIMM插入存储器通道，则CA总线102上呈现的负载可以足以干扰CA信号的质量并限制存储器通道的性能。图2示出了称为寄存器DIMM200(RDIMM)的后一代DIMM，其包括寄存器和重新驱动电路205，以解决由加载CA总线202所呈现的存储器通道性能的上述限制。此处，寄存器和重新驱动电路205用作每个CA总线202线上的每个DIMM的单个负载，而不是存储器芯片的每个区块一个负载(与UDIMM一样)。因此，标称双区块UDIMM将在UDIMM上的存储器芯片的存储器通道的CA总线202的每条线上呈现一个负载(因为UDIMM上的每个存储器芯片导线连线到CA总线202)，相比之下，具有相同存储器芯片集合等的双区块RDIMM将在每个存储器通道的CA总线202线上仅呈现一个芯片负载。在操作中，寄存器和重新驱动电路205将来自存储器通道的CA总线202的CA信号锁存和/或重新驱动到将CA信号特别地发送到的DIMM上的存储器芯片的特定区块的存储器芯片。此处，对于在存储器通道上发出的每个存储器访问(具有相对应地址的读取或写入访问)，相对应的CA信号集包括芯片选择信号(CS)和/或其他信号，其不仅特定地标识通道上的特定DIMM，还特定地标识访问所针对的已标识DIMM上的特定区块。因此，寄存器和重新驱动电路205包括监视这些信号并识别何时访问其相对应DIMM的逻辑电路。当逻辑电路识别出其DIMM是所针对的目标时，逻辑进一步解析CA信号以识别访问所针对的DIMM上的存储器芯片的特定区块。然后，寄存器和重新驱动电路有效地将存储器通道上的CA信号路由到DIMM200上的存储器芯片的特定目标区块的存储器芯片。然而，RDIMM200的问题在于，存储器通道的数据总线201(DQ)的信号线也以多分支形式耦合到DIMM的存储器芯片区块203_1到203_X。即，对于设置在RDIMM上的存储器芯片的每个区块，RDIMM将在每个DQ信号线上呈现一个存储器芯片负载。因此，类似于UDIMM，可以设置在RDIMM上的存储器芯片的区块的数量传统上受到限制(例如，限于存储器芯片的两个区块)，以便保持每个RDIMM的存储器通道数据总线201上的负载得到控制。图3a示出了更晚一代的DIMM，称为负载减小DIMM(LRDIMM)300，其中CA总线302和DQ总线301仅呈现有LRDIMM300的单个负载。此处，类似于RDIMM的寄存器和重新驱动电路，LRDIMM包括缓冲器电路306，其存储和转发将在存储器通道数据总线301和访问所针对的存储器芯片的特定区块303之间传递的数据。寄存器和重新本文档来自技高网...

【技术保护点】
1.一种装置，包括：/n存储器控制器，包括存储器通道接口，所述存储器通道接口包括第一组数据I/O和第二组数据I/O，所述第一组数据I/O用于以点对点链路方式耦合到第一DIMM，所述第二组I/O用于以点对点链路方式耦合到第二DIMM，所述存储器控制器包括逻辑电路，用于在相同的第一突发写入序列期间将针对所述第一DIMM上的不同组的存储器芯片的第一多路复用写入数据发送到所述第一DIMM，所述存储器控制器还同时在相同的第二突发写入序列期间将针对所述第二DIMM上的不同组的存储器芯片的第二多路复用写入数据发送到所述第二DIMM，所述第二突发写入序列在与所述第一突发写入序列相同的时间段期间存在。/n

【技术特征摘要】
20180625 US 16/017,5151.一种装置，包括：
存储器控制器，包括存储器通道接口，所述存储器通道接口包括第一组数据I/O和第二组数据I/O，所述第一组数据I/O用于以点对点链路方式耦合到第一DIMM，所述第二组I/O用于以点对点链路方式耦合到第二DIMM，所述存储器控制器包括逻辑电路，用于在相同的第一突发写入序列期间将针对所述第一DIMM上的不同组的存储器芯片的第一多路复用写入数据发送到所述第一DIMM，所述存储器控制器还同时在相同的第二突发写入序列期间将针对所述第二DIMM上的不同组的存储器芯片的第二多路复用写入数据发送到所述第二DIMM，所述第二突发写入序列在与所述第一突发写入序列相同的时间段期间存在。


2.根据权利要求1所述的装置，其中，所述不同组的存储器芯片是不同区块的存储器芯片。


3.根据权利要求1所述的装置，其中，所述不同组的存储器芯片是不同的半个区块的存储器芯片。


4.根据权利要求1所述的装置，其中，所述存储器控制器还包括逻辑电路，用于将针对所述第二DIMM的第二写入请求移动到针对所述第一DIMM的第一写入请求之前，所述第二写入请求在所述第一写入请求之后由所述存储控制器接收，所述第一请求在其他写入请求被所述存储器控制器接收之后由所述存储器控制器接收，所述存储器控制器将所述第二写入请求移动到所述第一写入请求之前，以便所述存储器控制器能够同时将写入数据发送到两个DIMM。


5.根据权利要求4所述的装置，其中，所述写入数据是在相同的突发写入序列时间段内发送的。


6.根据权利要求1所述的装置，其中，所述多路复用器在到相同DIMM的相同突发写入序列期间在具有不同基址值的不同目标地址值之间进行多路复用。


7.根据权利要求1所述的装置，其中，所述多路复用器具有逻辑电路，用于在相同的突发读取序列时间段期间对来自所述第一DIMM和第二DIMM中的同一DIMM上的不同组的存储器芯片的读取数据的接收进行多路复用。


8.根据...

【专利技术属性】
技术研发人员：R·阿加瓦尔，B·纳莱，C·J·赵，J·A·麦考尔，G·韦尔吉斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US