降低非易失性存储器中电荷损失的方法技术

一种存储器装置，具有并排设置在衬底上的至少两个非易失性存储器(NVM)单元和在衬底中设置在第一NVM单元和第二NVM单元之间的隔离结构。第一NVM单元和第二NVM单元共享包括连续结构的公共电荷俘获层，并且设置在隔离结构正上方的公共电荷俘获层的部分比设置在第一NVM单元和第二NVM单元内的公共电荷俘获层的部分包括更高的氧和/或氮浓度。

Methods of reducing charge loss in nonvolatile memory

A memory device has at least two nonvolatile memory (NVM) units arranged side by side on the substrate and an isolation structure arranged between the first NVM unit and the second NVM unit in the substrate. The first NVM unit and the second NVM unit share a common charge capture layer including a continuous structure, and the part of the common charge capture layer arranged directly above the isolation structure includes a higher oxygen and / or nitrogen concentration than the part of the common charge capture layer arranged in the first NVM unit and the second NVM unit.

【技术实现步骤摘要】
【国外来华专利技术】降低非易失性存储器中电荷损失的方法相关申请本申请是2017年6月5日提交的美国非临时专利申请第15/614,271号的国际申请，该申请的全部内容通过引用并入。
本公开总体上涉及一种非易失性存储器(NVM)设备，更具体地，涉及降低和最小化电荷俘获存储器中的电荷损失的方法和实施例。背景即使在操作电源不可用时仍保留其数据的存储器被归类为非易失性存储器。非易失性存储器(NVM)的示例有nvSRAM、铁电RAM(F-RAM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)和电荷俘获存储器和/或浮栅闪存。一些存储器阵列利用可包括电荷俘获层的晶体管和栅极结构。电荷俘获层可以被编程为基于施加于存储器阵列或被存储器阵列接收的电压来储存数据。这类存储器可用于断电后或操作期间电源中断时必须存储关键数据的应用。二维或平面闪存设备的制造已降至10nm光刻，并且随着每个NV存储器元件变得越来越小并且物理上彼此越来越靠近，规模的减小已经开始产生问题。在这些NV存储器元件中，它们的电荷俘获栅极由于规模较小而保持少得多的电荷。结果，制造过程中的任何小缺陷都可能导致难以区分NV存储器元件的逻辑/存储器状态，这可能导致逻辑状态的错误读取。此外，控制电极变得如此小并且如此紧密隔开，以至于它们的影响，如偏置栅极中的影响，可能扩散到一个以上的存储器单元或串上，这可能导致数据的不可靠读取和写入。附图简述本公开在附图的各图中通过示例而非限制的方式说明。图1A是示出根据本主题的一个实施例的NVM阵列(单晶体管存储器单元)的一部分的示意图；图1B是示出根据本主题的另一实施例的NVM阵列(分栅存储器单元)的一部分的示意图；图2A是示出如图1A中所示的NVM阵列的一部分的横截面视图的示意图；图2B是示出如图1B中所示的NVM阵列的一部分的横截面视图的示意图；图2C是示出双晶体管存储器阵列的一部分的横截面视图的示意图；图3是示出根据本主题的一个实施例的NVM阵列的浅沟槽隔离(STI)的示意图；图4是示出根据本主题的一个实施例的对NVM单元的阈值电压(Vt)的影响的代表性图表；图5是示出根据本主题的一个实施例的制造NVM设备的方法的实施例的流程图；以及图6A至图6J是示出根据图5的方法的制造期间的NVM设备的一部分的横截面视图的代表性图示；图6K是示出了根据图5和图6A-图6J的方法制造完成的NVM设备的一部分的横截面视图的代表性图示；以及图7是示出根据本主题的一个实施例的NVM系统的示意图。详细描述下面的描述阐述了诸如特定系统、部件、方法等的示例的许多特定细节，以便提供对主题的若干实施例的良好理解。然而对本领域的技术人员将明显的是至少一些实施例可在没有这些特定细节的情况下被实施。在其他实例中，未详细描述或以简单框图形式呈现众所周知的部件或方法，以便避免不必要地模糊本文所描述的技术。因此，在下文中阐述的特定细节仅仅是示例性的。特定的实施方式可根据这些示例性细节而变化，并且仍然被设想为在主题的精神和范围内。本文参照附图描述了包括非易失性存储器(NVM)晶体管和分栅存储器晶体管的存储器单元及其制造方法的实施例。然而，可在没有这些具体细节的一个或更多个的情况下或与相关技术中其他已知方法、材料和装置组合的情况下，实践特定的实施例。在下面的描述中，阐述了许多具体细节，诸如具体材料、尺寸、浓度和工艺参数等，以提供对主题的透彻理解。在其他实例中，没有特别详细地描述公知的半导体设计和制造技术以避免不必要地模糊主题。在描述中对“实施例”、“一个实施例”、“示例实施例”、“一些实施例”和“各种实施例”的提及意味着结合实施例所描述的特定特征、结构或特性被包括在主题的至少一个实施例中。此外，在描述中的各处出现的短语“实施例”、“一个实施例”、“示例实施例”、“一些实施例”和“各种实施例”并不一定都指相同的实施例。本描述包括对附图的引用，附图构成详细描述的一部分。附图显示根据示例性实施例的图示。这些实施例——其也可在本文被称为“示例”——被足够详细地描述以使本领域技术人员能够实践本文所描述的要求保护的主题的实施例。在不偏离要求保护的主题的范围和精神的情况下，可将实施例组合，可利用其它实施例，或可做出结构的、逻辑的和电气的改变。应理解，本文描述的实施例并不旨在限制主题的范围，而是使本领域的技术人员能够实施、完成和/或使用主题。本文所用的术语“上”、“下”、“之间”和“在...上”是指一个层相对于其它层的相对位置。因此，例如，被沉积或布置在另一层之上或之下的一层可与其他层直接接触或可具有一个或更多个中间层。此外，被沉积或布置在多层之间的一层可与层直接接触或可具有一个或更多个中间层。相比之下，在第二层“上”的第一层与该第二层接触。另外，假设相对于起始晶片沉积、修改和移除膜的操作，提供一个层相对于其它层的相对位置，而不考虑晶片或衬底的绝对取向。主题概述根据一个实施例，存储器装置可以具有并排设置在衬底上面的第一非易失性存储器(NVM)单元和第二非易失性存储器单元、以及在衬底中设置在第一NVM单元和第二NVM单元之间的隔离结构。第一NVM单元和第二NVM单元可以共享包括连续结构的公共电荷俘获层，其中设置在隔离结构正上方的公共电荷俘获层的第一部分相比于设置在第一NVM单元和第二NVM单元内的公共电荷俘获层的第二部分可具有更高的氧浓度。在一个实施例中，设置在隔离结构正上方的公共电荷俘获层的第一部分相比于设置在第一NVM单元和第二NVM单元内的公共电荷俘获层的第二部分也可以包括更高的氮浓度。在一个实施例中，公共电荷俘获层包括氮化硅和氮氧化硅中的至少一种。公共电荷俘获层的第一部分可以包括二氧化硅和富氧氮氧化硅中的至少一种。另外，在一些实施例中，公共电荷俘获层的第一部分可以包括富氮氮化硅和富氮氮氧化硅中的至少一种。在一个实施例中，隔离结构可以是浅沟槽隔离(STI)，其在垂直于公共电荷俘获层的延伸方向并且平行于第一NVM单元和第二NVM单元的沟道长度的方向上延伸。公共电荷俘获层的第一部分可以具有第一宽度，并且隔离结构可以具有第二宽度。在一个实施例中，第二宽度大于第一宽度，其中第一部分基本上设置在隔离结构的第二宽度的垂直投影(verticalprojection)内并在其中对齐。在一个实施例中，NVM单元包括硅-氧化物-氮化物-氧化物-硅(SONOS)型晶体管和/或分栅存储器单元。在一个实施例中，公共电荷俘获层的第一部分可以具有第一电阻率值，并且公共电荷俘获层的每个第二部分可以具有第二电阻率值，其中第一电阻率值大于第二电阻率值。在一些实施例中，第一NVM单元和第二NVM单元可以共享同一字线中的公共存储器栅电极层。根据另一实施例，NVM阵列可以具有排列成行和列的多个存储器单元，其中每个存储器单元包括存储器晶体管，并且同一行的存储器晶体管可以共享公共电荷俘获层，其可本文档来自技高网...

【技术保护点】
1.一种存储器装置，包括并排设置在衬底上的第一非易失性存储器(NVM)单元和第二非易失性存储器单元以及在所述衬底中设置在所述第一NVM单元和所述第二NVM单元之间的隔离结构，其中所述第一NVM单元和所述第二NVM单元共享包括连续结构的公共电荷俘获层，并且其中设置在所述隔离结构正上方的所述公共电荷俘获层的第一部分相比于设置在所述第一NVM单元和所述第二NVM单元内的所述公共电荷俘获层的第二部分包括更高的氧浓度。/n

【技术特征摘要】
【国外来华专利技术】20170605 US 15/614,2711.一种存储器装置，包括并排设置在衬底上的第一非易失性存储器(NVM)单元和第二非易失性存储器单元以及在所述衬底中设置在所述第一NVM单元和所述第二NVM单元之间的隔离结构，其中所述第一NVM单元和所述第二NVM单元共享包括连续结构的公共电荷俘获层，并且其中设置在所述隔离结构正上方的所述公共电荷俘获层的第一部分相比于设置在所述第一NVM单元和所述第二NVM单元内的所述公共电荷俘获层的第二部分包括更高的氧浓度。


2.根据权利要求1所述的存储器装置，其中，设置在所述隔离结构正上方的所述公共电荷俘获层的所述第一部分相比于设置在所述第一NVM单元和所述第二NVM单元内的所述公共电荷俘获层的所述第二部分包括更高的氮浓度。


3.根据权利要求1所述的存储器装置，其中，所述公共电荷俘获层包括氮化硅和氮氧化硅中的至少一种。


4.根据权利要求1所述的存储器装置，其中，所述公共电荷俘获层的所述第一部分包括二氧化硅和富氧氮氧化硅中的至少一种。


5.根据权利要求2所述的存储器装置，其中，所述公共电荷俘获层的所述第一部分包括富氮氮化硅和富氮氮氧化硅中的至少一种。


6.根据权利要求1所述的存储器装置，其中，所述隔离结构包括浅沟槽隔离(STI)，其中所述STI在垂直于所述公共电荷俘获层的延伸方向并且平行于所述第一NVM单元和所述第二NVM单元的沟道长度的方向上延伸。


7.根据权利要求1所述的存储器装置，其中，所述公共电荷俘获层的所述第一部分包括第一宽度，并且所述隔离结构包括第二宽度，其中所述第二宽度大于所述第一宽度，并且其中所述第一部分基本上设置在所述隔离结构的第二宽度的垂直投影内并在所述垂直投影中对齐。


8.根据权利要求1所述的存储器装置，其中，所述第一NVM单元和所述第二NVM单元包括硅-氧化物-氮化物-氧化物-硅(SONOS)型晶体管。


9.根据权利要求1所述的存储器装置，其中：
在所述隔离结构正上方的所述公共电荷俘获层的所述第一部分包括以下第一化学计量：
硅在40-50％的近似浓度范围内，
氧在5-20％的近似浓度范围内，并且
氮在30-45％的近似浓度范围内；并且
设置在所述第一NVM单元和所述第二NVM单元内的所述公共电荷俘获层的所述第二部分包括以下第二化学计量：
硅在50-55％的近似浓度范围内，
氧为0％近似浓度，并且
氮在45-50％的近似浓度范围内。


10.根据权利要求1所述的存储器装置，其中：
所述公共电荷俘获层的所述第一部分包括第一电阻率值，并且所述公共电荷俘获层的每个第二部分包括第二电阻率值，其中所述第一电阻率值大于所述第二电阻率值。


11.根据权利要求2所述的存储器装置，其中：
在所述隔离结构正上方的所述公共电荷俘获层的所述第一部分包括以下第一化学计量：
硅在30-45％的近似浓度范围内，
氧在5-20％的近似浓度范围内，并且
氮在40-50％的近似浓度范围内；并且
设置在所述第一NVM单元和所述第二NVM单元内的所述公共电荷俘获层的所述第二部分包括以下第二化学...

【专利技术属性】
技术研发人员：帕万·辛格，S·谢蒂，J·帕克，
申请(专利权)人：赛普拉斯半导体公司，
类型：发明
国别省市：美国;US