半导体装置及半导体装置的制造方法制造方法及图纸

本发明专利技术提供一种半导体装置，具有：形成于衬底(1)的第一主面的第一导电型的第一漂移区域(4)、形成于衬底(1)的第一主面且形成至衬底(1)的比第一漂移区域(4)更深的位置的第一导电型的第二漂移区域(41)。还具备：与第二漂移区域相接的第二导电型的阱区域、从阱区域的表面向垂直方向延伸设置的第一导电型的源极区域、与阱区域分开且从第一漂移区域的表面向垂直方向延伸设置的第一导电型的漏极区域。通过沟道之后的电子的流路变宽，因此能够降低电阻。

Manufacturing Method of Semiconductor Device and Semiconductor Device

【技术实现步骤摘要】
【国外来华专利技术】半导体装置及半导体装置的制造方法
本专利技术涉及半导体装置及半导体装置的制造方法。
技术介绍
作为现有的半导体装置，已知有例如专利文献1～3所公开的装置。专利文献1所公开的半导体装置在衬底上形成有漂移区域，在该漂移区域还形成有形成沟道的阱区域。另外，从漂移区域的表面向垂直方向形成有源极区域、及漏极区域。沟状的栅电极从漂移区域的表面向垂直方向形成至该漂移区域的内部。通过该结构，半导体装置成为相对于衬底水平的横型结构。根据栅电极的施加电压控制的主电流的方向相对于半导体表面平行，且主电流从半导体表面向垂直方向分布。因此，能够以漂移区域的深度决定沟道宽度，即使在一定的表面积内也能够增大沟道宽度。即，不会受到半导体表面的面积的限制。现有技术文献专利文献专利文献1：国际公开第2015/008550号专利文献2：日本特开2006-303543号公报专利文献3：国际公开第1998/059374号但是，专利文献1所公开的现有例中，沟道宽度依赖于漂移区域的深度，因此，在增加沟道宽度并降低沟道电阻的情况下，需要增大漂移区域的深度。增大漂移区域整体的深度会导致制造成本的增大。
技术实现思路
本专利技术是为了解决这种现有的课题而研发的，其目的在于提供一种不增大漂移区域整体的深度就可降低沟道电阻的半导体装置及半导体装置的制造方法。本专利技术的一个方式具备：第一导电型的第一漂移区域，其形成于衬底的第一主面；第一导电型的第二漂移区域，其形成于衬底的第一主面，与第一漂移区域相接，且到达至衬底的比第一漂移区域更深的位置。另外，具备：第二导电型的阱区域，其与第二漂移区域相接；第一导电型的源极区域，其从阱区域的表面向垂直方向延伸设置；第一导电型的漏极区域，其从第一漂移区域的表面向垂直方向延伸设置。还具备：栅极绝缘膜；栅电极，其以与栅极绝缘膜相接，且经由栅极绝缘膜与第二漂移区域、阱区域、源极区域相接的方式形成。另外，具备：连接于源极区域及阱区域的源电极、及连接于漏极区域的漏电极。专利技术效果根据本专利技术的一个方式，将第二漂移区域形成至衬底的比第一漂移区域更深处，因此，通过沟道之后的电子的流路变宽，能够降低电阻。附图说明图1A是表示本专利技术的第一实施方式的半导体装置的结构的剖面图；图1B是第一实施方式的在衬底上形成第一漂移区域时的剖面图；图1C是第一实施方式的形成第二漂移区域、阱区域、源极区域、及漏极区域时的剖面图；图1D是第一实施方式的形成栅极绝缘膜及栅电极时的剖面图；图1E是第一实施方式的形成层间绝缘膜及接触孔时的剖面图；图1F是表示第一实施方式的半导体装置接通时的电流密度的分布的说明图；图1G是表示不设置第二漂移区域时的半导体装置接通时的电流密度的分布的说明图；图1H是第一实施方式的变形例的在衬底上堆积掩模材料时的剖面图；图1I是第一实施方式的变形例的在衬底上形成漂移区域时的剖面图；图2A是表示本专利技术的第二实施方式的半导体装置的结构的剖面图；图2B是第二实施方式的在衬底上形成阱区域、源极区域、及漏极区域时的剖面图；图2C是第二实施方式的在衬底上堆积掩模材料时的剖面图；图2D是第二实施方式的在衬底上形成栅极槽时的剖面图；图2E是第二实施方式的在衬底上形成第一漂移区域、第二漂移区域时的剖面图；图2F是第二实施方式的在栅极槽形成栅极绝缘膜及栅电极时的剖面图；图2G是第二实施方式的在衬底形成层间绝缘膜时的剖面图；图2H是第二实施方式的在衬底上形成源电极、及漏电极时的剖面图；图2I是表示本专利技术的第二实施方式的第二变形例的半导体装置的结构的剖面图；图3A是表示本专利技术的第三实施方式的半导体装置的结构的剖面图；图3B是第三实施方式的在衬底上形成漏极区域、阱区域、及源极区域时的剖面图；图3C是第三实施方式的在衬底上形成栅极槽，且进一步形成第一漂移区域及第二漂移区域时的剖面图；图3D是第三实施方式的在栅极槽形成栅极绝缘膜及栅电极，且进一步在衬底上形成漏电极时的剖面图；图4A是表示本专利技术的第四实施方式的半导体装置的结构的立体图；图4B是图4A所示的半导体装置的X-X′剖面图；图4C是第四实施方式的在衬底上形成栅极槽时的剖面图；图4D是第四实施方式的在衬底上形成第一漂移区域及第二漂移区域时的剖面图；图4E是第四实施方式的在衬底上形成阱区域、源极区域、及漏极区域时的剖面图；图4F是第四实施方式的、在栅极槽上形成栅极绝缘膜、及栅电极时的剖面图；图4G是表示本专利技术的第四实施方式的第二变形例的半导体装置的结构的剖面图；图4H是表示本专利技术的第四实施方式的第四变形例的半导体装置的结构的剖面图；图4I是表示本专利技术的第四实施方式的第五变形例的半导体装置的结构的剖面图；图4J是表示本专利技术的第四实施方式的第六变形例的半导体装置的结构的剖面图；图4K是表示本专利技术的第四实施方式的第七变形例的半导体装置的结构的剖面图；图4L是表示本专利技术的第四实施方式的第八变形例的半导体装置的结构的剖面图；图4M是表示本专利技术的第四实施方式的第九变形例的半导体装置的结构的剖面图；图5A是表示本专利技术的第五实施方式的半导体装置的结构的立体图；图5B是图5A所示的半导体装置的X-X′剖面图；图5C是第五实施方式的向衬底进行了离子注入时的剖面图；图5D是第五实施方式的将具有柱区域的多个半导体装置进行了并设时的俯视图。具体实施方式接着，参照附图说明本专利技术的实施方式。以下的附图的记载中，对相同或类似的部分标注相同或类似的符号。另外，本专利技术的实施方式中，“第一导电型”和“第二导电型”是相互相反导电型。即，如果第一导电型为N型，则第二导电型为P型，如果第一导电型为P型，则第二导电型为N型。以下的说明中，对第一导电型为N型，第二导电型为P型的情况进行了说明，但也可以是第一导电型为P型，第二导电型为N型。在替换N型和P型的情况下，施加电压的极性也反转。另外，本实施方式中表示的半导体装置的剖面图为了促进理解，而将深度方向(图中上下方向)的距离夸大记载。即，图中左右方向和上下方向的比例尺不一致。另外，电极配线省略图示。[第一实施方式的说明]图1A是表示本专利技术的第一实施方式的半导体装置的结构的剖面图。本实施方式中，作为半导体装置的一例，对金属氧化膜半导体电场效应晶体管(MOSFET)进行说明。如图1A所示，第一实施方式的半导体装置101具备：衬底1、形成于该衬底1的第一主面的、N型的第一漂移区域4、N型的第二漂移区域41、及P型的阱区域2。在阱区域2的内部具备从该阱区域2的表面向垂直方向延伸设置的N+型的源极区域3。在第一漂移区域4的内部具备从该第一漂移区域4的表面延伸设置，且与阱区域2分开而设置的N+型的漏极区域5。另外，具备相对于源极区域3、阱区域2、及第二漂移区域41经由栅极绝缘膜6相接的栅电极7。栅极绝缘膜6以与第二漂移区域41、阱区域2、及源极区域3相接的方式形成。在栅极绝缘膜6的表面形成有层间绝缘膜10。在层间绝缘膜10形成有接触孔11a、11b。形成有通过接触孔11a与源极区域3和阱区域2相接的源电极15。形成有通过接触孔11b与漏极区域5相接的漏电极16。衬底1具有数十～数百μm程度的厚度。作为衬底1，能够使用例如半绝缘性衬底及绝缘性衬底。在此表示的绝缘性衬底表示衬底的电阻率为数kΩ/cm以上。作为衬底1的材料，能够使用具有绝本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，具备：衬底；第一导电型的第一漂移区域，其形成于所述衬底的第一主面；第一导电型的第二漂移区域，其形成于所述衬底的第一主面，与所述第一漂移区域相接，且形成至所述衬底的比所述第一漂移区域更深的位置；第二导电型的阱区域，其形成于所述衬底的第一主面，且与所述第二漂移区域相接；第一导电型的源极区域，其在所述阱区域内从该阱区域的表面向垂直方向延伸设置；第一导电型的漏极区域，其在所述第一漂移区域内与所述阱区域分开，且从第一漂移区域的表面向垂直方向延伸设置；栅极绝缘膜，其与所述第二漂移区域、所述阱区域、所述源极区域相接而形成；栅电极，其以与所述栅极绝缘膜相接，且经由所述栅极绝缘膜与所述第二漂移区域、所述阱区域、所述源极区域相接的方式形成；源电极，其连接于所述源极区域及所述阱区域；漏电极，其连接于所述漏极区域。

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，其特征在于，具备：衬底；第一导电型的第一漂移区域，其形成于所述衬底的第一主面；第一导电型的第二漂移区域，其形成于所述衬底的第一主面，与所述第一漂移区域相接，且形成至所述衬底的比所述第一漂移区域更深的位置；第二导电型的阱区域，其形成于所述衬底的第一主面，且与所述第二漂移区域相接；第一导电型的源极区域，其在所述阱区域内从该阱区域的表面向垂直方向延伸设置；第一导电型的漏极区域，其在所述第一漂移区域内与所述阱区域分开，且从第一漂移区域的表面向垂直方向延伸设置；栅极绝缘膜，其与所述第二漂移区域、所述阱区域、所述源极区域相接而形成；栅电极，其以与所述栅极绝缘膜相接，且经由所述栅极绝缘膜与所述第二漂移区域、所述阱区域、所述源极区域相接的方式形成；源电极，其连接于所述源极区域及所述阱区域；漏电极，其连接于所述漏极区域。2.如权利要求1所述的半导体装置，其特征在于，所述第二漂移区域的杂质浓度比所述第一漂移区域的杂质浓度低。3.如权利要求1或2所述的半导体装置，其特征在于，所述衬底为半绝缘性衬底或绝缘衬底。4.如权利要求1～3中任一项所述的半导体装置，其特征在于，所述衬底为宽带隙半导体。5.如权利要求1～4中任一项所述的半导体装置，其特征在于，具有与所述第二漂移区域相接而形成的栅极槽，所述栅极绝缘膜及所述栅电极形成于所述栅极槽的内表面。6.如权利要求5所述的半导体装置，其特征在于，所述栅极绝缘膜与所述阱区域相接的面积随着所述栅极槽的深度越深而越大。7.如权利要求5或6所述的半导体装置，其特征在于，所述栅极槽形成至比所述第二漂移区域更深处。8.如权利要求5～7中任一项所述的半导体装置，其特征在于，所述阱区域比所述栅极槽更深。9.如权利要求1～8中任一项所述的半导体装置，其特征在于，所述栅电极、所述源电极、及所述漏电极全部为相同电压时，所述第二漂移区域完全耗尽化。10.如权利要求1～9中任一项所述的半导体装置，其特征在于，所述第一漂移区域的表面附近的杂质浓度较低。11.如权利要求5～8中任一项所述的半导体装置，其特征在于，还具备第二导电型的柱区域，该第二导电型的柱区域的一部分在所述第一漂移区域内形成至比该第一漂移区域更浅的位置，另一部分形成至所述栅极槽的底部并与所述源极区域相接，所述柱区域与所述源电极为同电位。12.如权利要求11所述的半导体装置，其特征在于，所述柱区域与所述栅极绝缘膜的与所述漏电极对置的面的至少一...

【专利技术属性】
技术研发人员：倪威，林哲也，田中亮太，竹本圭佑，早见泰明，
申请(专利权)人：日产自动车株式会社，
类型：发明
国别省市：日本,JP