一种围栅器件及其制造方法技术

本发明专利技术提供一种围栅器件及其制造方法，在半导体衬底上形成第一外延层与第二外延层交替层叠的堆叠层时，其最底层的第一外延层具有第一掺杂，利用该第一外延层可以使得形成的鳍的衬底的上部中也具有第一掺杂，而鳍中的第一外延层将会被去除，形成包围第二外延层的栅极，鳍中衬底会存在寄生沟道，而该寄生沟道中具有与器件源漏掺杂的类型相反掺杂，从而，抑制寄生沟道的形成，提高器件的性能。

A Kind of Enclosure Device and Its Manufacturing Method

【技术实现步骤摘要】
一种围栅器件及其制造方法
本专利技术涉及半导体器件及其制造领域，特别涉及一种围栅器件及其制造方法。
技术介绍
随着集成电路制造工艺的不断发展，半导体器件特别是场效应晶体管(MOSFET)的关键尺寸不断减小，使得器件的短沟道效应愈发显著，传统的平面器件已经无法达到器件在性能和集成度方面的要求。GAA(Gate-all-around，围栅)晶体管一种多栅立体器件，其栅极将纳米线或纳米片的沟道区完全包围，使得器件具有更强的驱动电流，从而，能够有效地抑制短沟道效应。然而，在围栅下的衬底中存在寄生沟道，会对器件的性能造成影响。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种围栅器件及其制造方法，抑制寄生沟道的形成。为实现上述目的，本专利技术有如下技术方案：一种围栅器件的制造方法，包括：提供半导体衬底；在所述半导体衬底上形成的第一外延层与第二外延层交替层叠的堆叠层，所述堆叠层中最底层的第一外延层具有第一掺杂，所述第二外延层为沟道材料；在所述堆叠层以及部分厚度的衬底中形成鳍，且所述鳍中衬底的上部具有扩散掺杂区，所述扩散掺杂区利用所述第一掺杂进行扩散而获得，所述鳍的中部为沟道区；将所述沟道区中的第本文档来自技高网...

【技术保护点】
1.一种围栅器件的制造方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成的第一外延层与第二外延层交替层叠的堆叠层，所述堆叠层中最底层的第一外延层具有第一掺杂，所述第二外延层为沟道材料；在所述堆叠层以及部分厚度的衬底中形成鳍，且所述鳍中衬底的上部具有扩散掺杂区，所述扩散掺杂区利用所述第一掺杂进行扩散而获得，所述鳍的中部为沟道区；将所述沟道区中的第一外延层去除，并形成包围所述沟道区中第二外延层的栅极。

【技术特征摘要】
1.一种围栅器件的制造方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成的第一外延层与第二外延层交替层叠的堆叠层，所述堆叠层中最底层的第一外延层具有第一掺杂，所述第二外延层为沟道材料；在所述堆叠层以及部分厚度的衬底中形成鳍，且所述鳍中衬底的上部具有扩散掺杂区，所述扩散掺杂区利用所述第一掺杂进行扩散而获得，所述鳍的中部为沟道区；将所述沟道区中的第一外延层去除，并形成包围所述沟道区中第二外延层的栅极。2.根据权利要求1所述的制造方法，其特征在于，所述扩散掺杂区的形成方法包括：通过热退火工艺，使得所述最底层的第一外延层中的第一掺杂扩散至所述鳍的衬底中。3.根据权利要求2所述的制造方法，其特征在于，所述热退火工艺在形成最底层的第一外延层之后且在形成最底层的第二外延层之前进行。4.根据权利要求2所述的制造方法，其特征在于，所述热退火工艺在形成鳍之后进行。5.根据权利要求1-4中任一项所述的制造方法，其特征在于，所述第一掺杂的浓度为1e15-1e20cm-3。6.根据权利要求1所述的制造方法，其特征在于，在将所述沟道区中的第一外延层去除之前，还包括：利用所述鳍在所述沟道区的两端形成具有第二掺杂的源漏区，所述第一掺杂和所述第二掺杂具有相反的掺杂类型。...

【专利技术属性】
技术研发人员：叶甜春，殷华湘，张青竹，姚佳欣，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11