晶体管和制造方法技术

本技术涉及能够降低噪声的晶体管和制造方法。该晶体管设置有：栅电极，其形成在半导体基板上；源极区域，其作为半导体基板表面的一部分形成，并且源极区域从栅电极开始延伸；以及漏极区域，其作为半导体基板表面的一部分形成，并且没有与栅电极接触的部分，所述漏极区域位于面对源极区域的位置处。源极区域和漏极区域是彼此不对称的。漏极区域形成在比源极区域更深的位置处。在栅电极的栅极端，漏极区域形成在与半导体基板的表面分离开的位置处。本技术能够应用于例如放大晶体管。

Transistors and Manufacturing Methods

【技术实现步骤摘要】
【国外来华专利技术】晶体管和制造方法
本技术涉及晶体管和制造方法。例如，本技术涉及一种在不牺牲栅极控制性能的情况下降低噪声水平的晶体管和制造方法。
技术介绍
提出了一种埋入沟道型结构作为针对像素信号放大晶体管的噪声对策，像素信号放大晶体管是成像装置中所包括的一个晶体管(参见专利文献1)。通过将载流子和在沟道与栅极氧化膜之间的界面处的缺陷(陷阱)或Si(硅)表面上的缺陷(陷阱)交换会产生噪声，期望埋入沟道型结构将通过控制沟道路径来防止产生该噪声，从而减少界面或表面的影响。例如，所提出的沟道路径控制结构有：使源极/漏极注入不对称的结构(专利文献2)；将高阻抗区域插入源极侧的结构(专利文献3至专利文献5)；将高阻抗区域插入源极侧并改变源极/漏极区域的深度的结构(专利文献6)；在漏极侧形成高阻抗区域的结构(专利文献7)；使漏极区域比源极区域深的结构(专利文献8)和其他结构。引用列表专利文献[专利文献1]日本专利特开No.2010-192917[专利文献2]日本专利特开No.2012-164699[专利文献3]日本专利特开平No.7-321320[专利文献4]日本专利特开No.2013-247347[专利文献5]本文档来自技高网...

【技术保护点】
1.一种晶体管，所述晶体管包括：栅电极，所述栅电极形成在半导体基板上；源极区域，所述源极区域形成在所述半导体基板的表面上，并从所述栅电极开始延伸；以及漏极区域，所述漏极区域布置在与所述源极区域相对的位置处，并且以不与所述栅电极接触的方式形成在所述半导体基板的所述表面上。

【技术特征摘要】
【国外来华专利技术】2017.02.03 JP 2017-018161;2017.10.31 JP 2017-210011.一种晶体管，所述晶体管包括：栅电极，所述栅电极形成在半导体基板上；源极区域，所述源极区域形成在所述半导体基板的表面上，并从所述栅电极开始延伸；以及漏极区域，所述漏极区域布置在与所述源极区域相对的位置处，并且以不与所述栅电极接触的方式形成在所述半导体基板的所述表面上。2.根据权利要求1所述的晶体管，其中所述源极区域和所述漏极区域是不对称的。3.根据权利要求1所述的晶体管，其中所述漏极区域形成在比所述源极区域更深的位置处。4.根据权利要求1所述的晶体管，其中所述源极区域、所述栅电极和所述漏极区域呈线性布置。5.根据权利要求1所述的晶体管，其中所述源极区域、所述栅电极和所述漏极区域的形成在比所述源极区域更深的位置处的部分呈线性布置。6.根据权利要求5所述的晶体管，其中在比所述源极区域更深的位置处形成的所述漏极区域具有5nm～20nm的宽度。7.根据权利要求2所述的晶体管，其中在比所述源极区域更深的位置处形成的所述漏极区域具有1e19cm-3或更高的浓度。8.根据权利要求1所述的晶体管，其中在所述栅电极的栅极端处，所述漏极区域形成在离开所述半导体基板的所述表面的位置处。9.根据权利要求1所述的晶体管，其中所述漏极区域形成在凹陷部分上。10.根据权利要求1所述的晶体管，其中所述漏极区域与所述栅电极的栅极端之间的距离被设定成使得在离开所述半导体基板的所述表面的位置处形成沟道并且使所述沟道不受漏极的电场的干扰地连续...

【专利技术属性】
技术研发人员：泽田宪，本庄亮子，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：日本,JP