一种FDSOI PMOS浅掺杂离子注入方法技术

本发明专利技术提供一种FDSOI PMOS浅掺杂离子注入方法，至少包括：在有源区形成伪栅结构；淀积氮化硅，形成覆盖伪栅结构及其两侧有源区表面的氮化硅层；在伪栅结构两侧的有源区进行PLDD掺杂，形成源、漏扩展区；制作覆盖伪栅结构的硬掩膜层；去除伪栅结构上表面的硬掩膜层和氮化硅层，同时去除有源区表面的氮化硅层，在伪栅结构侧壁保留氮化硅层和硬掩膜层分别依次作为第一侧墙和第二侧墙；在源、漏扩展区上方的有源区上表面形成抬高的源、漏极。本发明专利技术可以有效抑制B元素的横向扩散，加强栅极对器件的控制能力，抑制短沟道效应，改善器件性能。

A shallowly doped ion implantation method for FDSOI PMOS

【技术实现步骤摘要】
一种FDSOIPMOS浅掺杂离子注入方法
本专利技术涉及半导体制造领域，特别是涉及一种FDSOIPMOS浅掺杂离子注入方法。
技术介绍
随着CMOS技术的微缩化发展已促使半导体特征尺寸进入22nm及以下，体硅平面器件已经达到了等比例缩小的一个极限，增强的短沟道效应和较高的功耗等问题，使传统CMOS技术遇到前所未有的挑战。全耗尽超薄绝缘体上硅(FDSOI)技术作为下一代技术的有力竞争者，相对于体硅器件来说有很多优势。FDSOI器件主要由前栅极、较薄的硅沟道层(SOI)、超薄埋氧化物(BOX)和衬底硅组成，参考图1，图1显示为现有技术中的PDSOI结构示意图，其主要优点包括:超薄埋氧化物的隔离，有效减少寄生电容，提高器件频率和降低器件功耗；增强的短沟道效应控制能力；FDSOI器件不需要复杂的掺杂沟道工艺，避免了随机杂质波动(RDF)的问题；超薄埋氧化物下方的阱掺杂和背栅偏压(BackBias)，可实现对器件阈值电压和Ion/Ioff的调节；且FDSOI工艺流程与传统体硅工艺兼容性非常好，便于从CMOS切换到FDSOI技术平台的研发。因此具有独特结构的FDSOI器件，能够有效的抑制短沟道效本文档来自技高网...

【技术保护点】
1.一种FDSOI PMOS浅掺杂离子注入方法，其特征在于，至少包括以下步骤：步骤一、在有源区形成伪栅结构；步骤二、淀积氮化硅，形成覆盖所述伪栅结构及其两侧有源区表面的氮化硅层；步骤三、在所述伪栅结构两侧的有源区进行PLDD掺杂，形成源、漏扩展区；步骤四、制作覆盖所述伪栅结构的硬掩膜层；步骤五、去除所述伪栅结构上表面的硬掩膜层和氮化硅层，同时去除所述有源区表面的氮化硅层，在所述伪栅结构侧壁保留氮化硅层和硬掩膜层分别依次作为第一侧墙和第二侧墙；步骤六、在所述源、漏扩展区上方的所述有源区上表面形成抬高的源、漏极。

【技术特征摘要】
1.一种FDSOIPMOS浅掺杂离子注入方法，其特征在于，至少包括以下步骤：步骤一、在有源区形成伪栅结构；步骤二、淀积氮化硅，形成覆盖所述伪栅结构及其两侧有源区表面的氮化硅层；步骤三、在所述伪栅结构两侧的有源区进行PLDD掺杂，形成源、漏扩展区；步骤四、制作覆盖所述伪栅结构的硬掩膜层；步骤五、去除所述伪栅结构上表面的硬掩膜层和氮化硅层，同时去除所述有源区表面的氮化硅层，在所述伪栅结构侧壁保留氮化硅层和硬掩膜层分别依次作为第一侧墙和第二侧墙；步骤六、在所述源、漏扩展区上方的所述有源区上表面形成抬高的源、漏极。2.根据权利要求1所述的FDSOIPMOS浅掺杂离子注入方法，其特征在于：步骤一中的所述伪栅结构下方的有源区具有硅沟道层，所述硅沟道层下方具有埋氧层，所述埋氧层下方为硅衬底。3.根据权利要求2所述的FDSOIPMOS浅掺杂离子注入方法，其特征在于：所述伪栅结构与所述硅沟道层之间具有氧化层。4.根据权利要求3所述的FDSOIPMOS浅掺杂离子注入方法，其特征在于：所述伪栅结构为多晶硅结构。5.根据权利要求1所述的FDSOIPMOS浅掺杂离子注入方法，其特征在于：步骤二中所述氮化硅层的厚度为50埃。6.根据权利要求1所述的FDSOIPMOS浅掺杂离子注入方法，其特征在于：步骤三中在所述伪栅结构两侧的有源区进行PLDD掺杂的...

【专利技术属性】
技术研发人员：汪雪娇，徐翠芹，刘巍，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31