半导体器件的形成方法技术

本发明专利技术公开了一种半导体器件的形成方法，包括：提供半导体衬底，在半导体衬底上形成有刻蚀停止层，在刻蚀停止层上方形成有第一掩膜结构，第一掩膜结构包括多个间隔分布的第一子掩膜结构，相邻第一子掩膜结构之间包括第一凹槽；形成充满第一凹槽的第二掩膜结构；刻蚀部分第二掩膜结构，以形成连接孔，连接孔的内壁包括与之相邻的两个第一子掩膜结构的部分侧壁；和填充连接孔，以形成第三掩膜结构。进而得到尺寸较小，结构更加规整的掩膜线段结构。

Formation of Semiconductor Devices

【技术实现步骤摘要】
半导体器件的形成方法
本专利技术涉及半导体制造领域，特别涉及一种半导体器件的形成方法。
技术介绍
随着半导体器件体积的缩小，半导体结构的尺寸变得更小。此时，需要与小尺寸结构相适应的其他结构。通常，利用光刻胶对材料进行刻蚀，进而得到小尺寸的器件和结构。但是利用光刻胶刻蚀得到的结构，其尺寸并不能达到预期目标，即发生尺寸的偏大或者偏小，而且形成结构的侧壁粗糙度比较大。更重要的是，利用光刻胶不能获得较小尺寸的沟槽或结构线段。因此，亟须一种能够形成较小尺寸沟槽或者结构线段的半导体器件的形成方法。
技术实现思路
本专利技术的实施例公开了一种半导体器件的形成方法，形成多层掩膜材料层，最终得到尺寸较小但是长度不同的掩膜线段结构。本专利技术公开了一种半导体器件的形成方法，包括：提供半导体衬底，在半导体衬底上形成有刻蚀停止层，在刻蚀停止层上方形成有第一掩膜结构，第一掩膜结构包括多个间隔分布的第一子掩膜结构，相邻第一子掩膜结构之间包括第一凹槽；形成充满第一凹槽的第二掩膜结构；刻蚀部分第二掩膜结构，以形成连接孔，连接孔的内壁包括与之相邻的两个第一子掩膜结构的部分侧壁；和填充连接孔，以形成第三掩膜结构。根据本专利技术的一个方面，形成充满第一凹槽的第二掩膜结构的工艺步骤包括：形成充满第一凹槽并覆盖第一子掩膜结构的第二掩膜材料层；和采用机械平坦化工艺研磨第二掩膜材料层，形成第二掩膜结构，第二掩膜结构的顶部与第一掩膜结构的顶部平齐。根据本专利技术的一个方面，形成第二掩膜材料层的工艺为旋涂工艺。根据本专利技术的一个方面，形成填充连接孔的第三掩膜结构的工艺步骤包括：形成填充连接孔以及覆盖第一掩膜结构和第二掩膜结构的第三掩膜层；和除去部分第三掩膜层，直至暴露第一掩膜结构和第二掩膜结构的顶部，保留在连接孔内的第三掩膜层为第三掩膜结构。根据本专利技术的一个方面，除去部分第三掩膜层的工艺包括：等离子体干法刻蚀。根据本专利技术的一个方面，等离子体干法刻蚀的工艺参数包括：气压范围为2mTorr～200mTorr，功率范围为100W～1000W，离子束电压范围为0V～200V，CF4的流量范围为10sccm～200sccm，O2的流量范围为0sccm～50sccm，N2的流量范围为0sccm～200sccm，He的流量范围为0sccm～500sccm。根据本专利技术的一个方面，等离子体干法刻蚀对第三掩膜层相对于第二掩膜结构的刻蚀选择比大于等于5。根据本专利技术的一个方面，第一掩膜结构与第三掩膜结构的材料包括TiOx。根据本专利技术的一个方面，第二掩膜结构的材料包括ZrOx。根据本专利技术的一个方面，连接孔贯穿第二掩膜结构，连接孔的底部为刻蚀停止层的表面。根据本专利技术的一个方面，在暴露第一掩膜结构和第二掩膜结构的顶部后，还包括：利用等离子体刻蚀工艺刻蚀余下的第二掩膜结构，直至暴露刻蚀停止层。根据本专利技术的一个方面，刻蚀余下的第二掩膜结构的工艺参数包括：气压范围为2mTorr～200mTorr，功率范围为100W～1000W，离子束电压范围为0V～200V，BCl3的流量范围为10sccm～200sccm，O2的流量范围为0sccm～50sccm，N2的流量范围为0sccm～200sccm，Ar的流量范围为0sccm～500sccm。根据本专利技术的一个方面，刻蚀余下的第二掩膜结构相对于刻蚀停止层的刻蚀选择比大于等于7。根据本专利技术的一个方面，刻蚀停止层的材料包括TiN。根据本专利技术的一个方面，暴露刻蚀停止层后，第一凹槽被第三掩膜结构截分成长度不同的第一子凹槽。根据本专利技术的一个方面，第一子凹槽的长度小于等于20nm。根据本专利技术的一个方面，形成第一掩膜结构的工艺过程包括：在半导体衬底上依次形成刻蚀停止层、第一掩膜层、牺牲层与光阻层；并以光阻层为掩膜刻蚀牺牲层，以形成分立牺牲层；形成覆盖分立牺牲层侧壁的第一侧墙，并除去分立牺牲层；以第一侧墙为掩膜刻蚀第一掩膜层，以形成第一分立掩膜结构，相邻第一分立掩膜结构之间包括第二凹槽；形成覆盖第一分立掩膜结构侧壁的第二侧墙；和形成充满余下第二凹槽的介质层，并刻蚀除去第二侧墙，以形成第一掩膜结构，第一掩膜结构包括介质层与第一分立掩膜结构。根据本专利技术的一个方面，介质层的材料包括TiOx。与现有技术相比，本专利技术的技术方案具备以下优点：在本专利技术技术方案中，刻蚀部分第二掩膜结构，以形成连接孔，连接孔的内壁包括与之相邻的两个第一子掩膜结构的部分侧壁。在第二掩膜结构中形成连接孔，进而将第二掩膜结构截分成长度不同的线段，从而获得了尺寸规整且长度较短掩膜线段结构。进一步的，采用机械平坦化工艺研磨第二掩膜材料层，形成第二掩膜结构，第二掩膜结构的顶部与第一掩膜结构的顶部平齐。第二掩膜结构的顶部与第一掩膜结构的顶部平齐便于后续在其表面刻蚀形成连接孔。同时，利用机械化平坦工艺，更容易使得最终两者的顶部表面平齐。附图说明图1-图11b是根据本专利技术一个实施例的半导体器件的形成方法的结构示意图。具体实施方式如前所述，现有的工艺形成的掩膜结构线段尺寸比较大，而且结构表面比较粗糙。经研究发现，造成上述问题的原因：利用掩膜直接刻蚀形成特定结构的图案，这种刻蚀工艺的过程难以控制，容易出现过度刻蚀，而且光刻的线宽不能够很窄，因此得到的线段尺寸比较大。为了解决该问题，本专利技术提供了一种半导体器件的形成方法，多次形成掩膜层，并且利用打孔的方式，将现有的掩膜结构截分，进而得到尺寸较小的掩膜结构线段。同时掩膜结构线段的表面比较光滑，结规整。现在将参照附图来详细描述本专利技术的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本专利技术范围的限制。此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本专利技术及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。请参考图1，在半导体衬底100上依次形成刻蚀停止层110、第一掩膜层120、牺牲层140与光阻层160。半导体衬底100作为半导体器件形成的基础。半导体衬底100的材料为多晶硅。刻蚀停止层110用于使得后续的刻蚀停止在这一位置，避免刻蚀过度，破坏半导体衬底100的结构。刻蚀停止层110的材料包括TiN、TaN等。具体的，在本专利技术实施例中，刻蚀停止层110的材料为TiN。在本专利技术实施例的刻蚀条件下，TiN比较难以被刻蚀，能够很好地保护半导体衬底100。第一掩膜层120用于后续形成第一分立掩膜结构，得到特定的掩膜图案。第一掩膜层120的材料包括TiOx、有机物材料等。在本专利技术的实施例中，第一掩膜层120的材料为TiOx。在这里，x的数值不作具体限制，x＝1、2或3等。具体到本专利技术实施例，x＝2。相比有机物材料，TiOx形成的掩膜层图案更加规整。形成第一掩膜层120的工艺通常包括：等离子体化学气相沉积工艺、低压化本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上形成有刻蚀停止层，在所述刻蚀停止层上方形成有第一掩膜结构，所述第一掩膜结构包括多个间隔分布的第一子掩膜结构，相邻所述第一子掩膜结构之间包括第一凹槽；形成充满所述第一凹槽的第二掩膜结构；刻蚀部分所述第二掩膜结构，以形成连接孔，所述连接孔的内壁包括与之相邻的两个所述第一子掩膜结构的部分侧壁；和填充所述连接孔，以形成第三掩膜结构。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上形成有刻蚀停止层，在所述刻蚀停止层上方形成有第一掩膜结构，所述第一掩膜结构包括多个间隔分布的第一子掩膜结构，相邻所述第一子掩膜结构之间包括第一凹槽；形成充满所述第一凹槽的第二掩膜结构；刻蚀部分所述第二掩膜结构，以形成连接孔，所述连接孔的内壁包括与之相邻的两个所述第一子掩膜结构的部分侧壁；和填充所述连接孔，以形成第三掩膜结构。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成充满所述第一凹槽的所述第二掩膜结构的工艺步骤包括：形成充满所述第一凹槽并覆盖所述第一子掩膜结构的第二掩膜材料层；和采用机械平坦化工艺研磨所述第二掩膜材料层，形成所述第二掩膜结构，所述第二掩膜结构的顶部与所述第一掩膜结构的顶部平齐。3.根据权利要求2所述的半导体器件的形成方法，其特征在于，形成所述第二掩膜材料层的工艺为旋涂工艺。4.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成填充所述连接孔的所述第三掩膜结构的工艺步骤包括：形成填充所述连接孔以及覆盖所述第一掩膜结构和所述第二掩膜结构的第三掩膜层；和除去部分所述第三掩膜层，直至暴露所述第一掩膜结构和所述第二掩膜结构的顶部，保留在所述连接孔内的所述第三掩膜层为所述第三掩膜结构。5.根据权利要求4所述的半导体器件的形成方法，其特征在于，除去部分所述第三掩膜层的工艺包括：等离子体干法刻蚀。6.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述等离子体干法刻蚀的工艺参数包括：气压范围为2mTorr～200mTorr，功率范围为100W～1000W，离子束电压范围为0V～200V，CF4的流量范围为10sccm～200sccm，O2的流量范围为0sccm～50sccm，N2的流量范围为0sccm～200sccm，He的流量范围为0sccm～500sccm。7.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述等离子体干法刻蚀对所述第三掩膜层相对于所述第二掩膜结构的刻蚀选择比大于等于5。8.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述第一掩膜结构与所述第三掩膜结构的材料包括TiOx。9.根据权利要求4所述的半导体器件的形成方...

【专利技术属性】
技术研发人员：张海洋，陈卓凡，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31