半导体装置及其制造方法制造方法及图纸

本发明专利技术的实施方式提供电极层的位置精度较高的半导体装置及其制造方法。本发明专利技术的实施方式的半导体装置具备：再配线层；多个凸块，设置在所述再配线层的第1面上；多个芯片，积层在所述再配线层的第2面上；及树脂构件，设置在所述第2面上，覆盖所述多个芯片。所述再配线层具有：绝缘层；配线，设置在所述绝缘层内；第1通孔，设置在所述绝缘层内，与所述配线连接；电极层，设置在所述绝缘层内，由与所述第1通孔的材料不同的金属材料形成，在所述第1面露出，且与所述第1通孔及所述凸块连接；及第2通孔，设置在所述绝缘层内，与所述配线及所述多个芯片连接。所述电极层与所述第2面的距离短于所述第1面与所述第2面的距离。

Semiconductor Device and Its Manufacturing Method

【技术实现步骤摘要】
半导体装置及其制造方法【相关申请案】本申请案享有以日本专利申请案2018-34557号(申请日：2018年2月28日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
实施方式涉及半导体装置及其制造方法。
技术介绍
自先前以来制造如下半导体装置，即，在印刷基板上积层多片存储器芯片，并利用树脂铸模。在印刷基板的下表面接合有凸块，经由该凸块将半导体装置安装于电子设备等。另一方面，近年来，由于要求半导体装置低矮化，因此提出有使用再配线层代替印刷基板的技术。再配线层通过半导体制程形成在支撑基板上，在再配线层上积层芯片之后将支撑基板除去。在再配线层的下表面上设置有电极层，且在该电极层接合有凸块。然而，除去支撑基板之后的再配线层容易产生翘曲，难以精度佳地形成电极层。
技术实现思路
实施方式提供电极层的位置精度较高的半导体装置及其制造方法。实施方式的半导体装置具备：再配线层；多个凸块，设置在所述再配线层的第1面上；多个芯片，积层在所述再配线层的第2面上；及树脂构件，设置在所述第2面上，覆盖所述多个芯片。所述再配线层具有：绝缘层；配线，设置在所述绝缘层内；第1通孔，设置在所本文档来自技高网...

【技术保护点】
1.一种半导体装置，其具备：再配线层；多个凸块，设置在所述再配线层的第1面上；多个芯片，积层在所述再配线层的第2面上；及树脂构件，设置在所述第2面上，覆盖所述多个芯片；且所述再配线层具有：绝缘层；配线，设置在所述绝缘层内；第1通孔，设置在所述绝缘层内，与所述配线连接；电极层，设置在所述绝缘层内，由与所述第1通孔的材料不同的金属材料形成，在所述第1面露出，且与所述第1通孔及所述凸块连接；及第2通孔，设置在所述绝缘层内，与所述配线及所述多个芯片连接；且所述电极层与所述第2面的距离短于所述第1面与所述第2面的距离。

【技术特征摘要】
2018.02.28 JP 2018-0345571.一种半导体装置，其具备：再配线层；多个凸块，设置在所述再配线层的第1面上；多个芯片，积层在所述再配线层的第2面上；及树脂构件，设置在所述第2面上，覆盖所述多个芯片；且所述再配线层具有：绝缘层；配线，设置在所述绝缘层内；第1通孔，设置在所述绝缘层内，与所述配线连接；电极层，设置在所述绝缘层内，由与所述第1通孔的材料不同的金属材料形成，在所述第1面露出，且与所述第1通孔及所述凸块连接；及第2通孔，设置在所述绝缘层内，与所述配线及所述多个芯片连接；且所述电极层与所述第2面的距离短于所述第1面与所述第2面的距离。2.根据权利要求1所述的半导体装置，其中所述电极层的所述凸块侧的表面与所述第1面构成同一平面，或相对于所述第1面凹陷。3.根据权利要求1或2所述的半导体装置，其中所述电...

【专利技术属性】
技术研发人员：田嶋尚之，栗田洋一郎，下川一生，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP