一种自举开关电路及其控制方法技术

本发明专利技术公开一种自举开关电路，包括第一控制模块、第二控制模块和导通开关管MP9，导通开关管MP9采用PMOS管，第一控制模块与第二控制模块连接，并用于控制第二控制模块，第二控制模块与导通开关管MP9的栅极连接，并用于控制导通开关管MP9的导通和关断，导通开关管MP9的源极连接输入信号Vin，导通开关管MP9的漏极连接输出信号Vout。本发明专利技术采用PMOS作为导通开关管，可以完全消除体效应带来的非线性失真，总谐波失真可达‑110db；本发明专利技术的控制方法能保证所有MOS管耐压满足相应的工艺制程的要求，所有MOS管的栅源电压VGS、栅漏电压VGD、源漏电压VSD的压差均在‑VDD～VDD的范围内,所有MOS管的寄生二极管均保持在反偏状态，不存在较大的漏电情况,保证电路的安全可靠，寿命更长。

A Bootstrap Switching Circuit and Its Control Method

【技术实现步骤摘要】
一种自举开关电路及其控制方法
本专利技术涉及集成电路
，具体涉及一种自举开关电路及其控制方法。
技术介绍
随着消费电子对低功耗的要求越来越严格，降低电源电压成为目前最直接的方式。然而较低的电源电压，尤其超低电源电压对于模拟电路的设计提出了较大的挑战。数模转换器用作现代通讯以及传感器系统必不可少的模块，在较低的电源系统下，信号输出摆幅已经受到限制。然而更严重的是，在低压条件下，普通MOS开关管带来的非线性因素影响更大，从而进一步降低数模转换器的信噪失真比(SNDR)性能。因此在高性能数模转换器中，普遍采用自举开关来降低通路开关电阻的非线性，从而提高或者保持转换器的SNDR性能。如图1所示，图1为现有的自举开关电路。当clk＝0时，NMOS管MN1导通，NMOS管MN2关断，PMOS管MP3导通，NMOS管MN5导通和NMOS管MN6导通，NMOS管MN7关断。NMOS管MN8的栅极电位通过NMOS管MN5和NMOS管MN6泄放到地，从而使得NMOS管MN8处于关断状态。PMOS管MP2的栅极电位通过PMOS管MP3拉至电源，PMOS管MP2关断。PMOS管MP1的栅极电位拉至地，本文档来自技高网...

【技术保护点】
1.一种自举开关电路，其特征在于：包括第一控制模块(1)、第二控制模块(2)和导通开关管MP9，所述导通开关管MP9采用PMOS管，所述第一控制模块(1)与所述第二控制模块(2)连接，并用于控制所述第二控制模块(2)，所述第二控制模块(2)与所述导通开关管MP9的栅极连接，并用于控制所述导通开关管MP9的导通和关断，所述导通开关管MP9的源极连接输入信号Vin，所述导通开关管MP9的漏极连接输出信号Vout。

【技术特征摘要】
1.一种自举开关电路，其特征在于：包括第一控制模块(1)、第二控制模块(2)和导通开关管MP9，所述导通开关管MP9采用PMOS管，所述第一控制模块(1)与所述第二控制模块(2)连接，并用于控制所述第二控制模块(2)，所述第二控制模块(2)与所述导通开关管MP9的栅极连接，并用于控制所述导通开关管MP9的导通和关断，所述导通开关管MP9的源极连接输入信号Vin，所述导通开关管MP9的漏极连接输出信号Vout。2.如权利要求1所述的自举开关电路，其特征在于：所述第一控制模块(1)包括第一至第五NMOS管、第一至第三PMOS管和第一电容C1；第二NMOS管MN2的栅极和第三PMOS管MP3的栅极连接，并用于接收时钟信号clk，第二NMOS管MN2的漏极和第三PMOS管MP3的漏极连接后分别与第二PMOS管MP2的栅极和第三NMOS管MN3的漏极连接，第二NMOS管MN2的源极分别与第一电容C1的负极、第四NMOS管MN4的漏极、第三NMOS管MN3的源极和第五NMOS管MN5的源极连接，第三PMOS管MP3的源极与电源VDD连接；第一NMOS管MN1的栅极与电源VDD连接，第一NMOS管MN1的漏极用于接收时钟延时信号clkbb，第一NMOS管MN1的源极分别与第一PMOS管MP1的栅极、第二PMOS管MP2的漏极、第三NMOS管MN3的栅极和第五NMOS管MN5的栅极连接，并用作所述第一控制模块(1)的第一输出端；第一PMOS管MP1的漏极与电源VDD连接，第一PMOS管MP1的源极分别与第二PMOS管MP2的源极和第一电容C1的正极连接，第一PMOS管MP1的衬底和第二PMOS管MP2的衬底分别与第一电容C1的正极连接，第一电容C1的正极用作所述第一控制模块(1)的第二输出端；第四NMOS管MN4的栅极用于接收时钟反相信号clkb，第四NMOS管MN4的源极接地，第五NMOS管MN5的漏极连接输入信号Vin。3.如权利要求2所述的自举开关电路，其特征在于：所述第二控制模块(2)包括第六至第八NMOS管、第四至第八PMOS管、第十PMOS管、第二电容C2和第三电容C3；第六NMOS管MN6的栅极和第七PMOS管MP7的栅极分别与电源VDD连接，第六NMOS管MN6的漏极用于接收时钟反相信号clkb，第六NMOS管MN6的源极和第七PMOS管MP7的漏极分别与第六PMOS管MP6的栅极连接，第六PMOS管MP6的漏极与电源VDD连接，第六PMOS管MP6的源极、第七PMOS管MP7的源极和第八PMOS管MP8的源极分别与第三电容C3的正极连接，第三电容C3的负极与所述第二控制模块(2)的第一输入端连接，第八PMOS管MP8的栅极与电源VDD连接，第八PMOS管MP8的漏极分别与第二电容C2的负极和第七NMOS管MN7的源极连接，第六PMOS管MP6的衬底、第七PMOS管MP7的衬底和第八PMOS管MP8的衬底分别与第三电容C3的正极连接；第二电容C2的正极分别与第五PMOS管MP5的漏极和所述导通开关管MP9的栅极连接...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：珠海亿智电子科技有限公司，
类型：发明
国别省市：广东,44