半导体晶片的制造方法技术

本发明专利技术的课题在于提供可提高半导体层的膜厚均匀性的半导体晶片的制造方法。根据本发明专利技术所述的半导体晶片的制造方法包括：加工倾向获取步骤S10，求出使用局部干式蚀刻法的平坦化装置的加工倾向；加工前膜厚分布测定步骤S20，测定半导体层的平坦化加工前的膜厚分布；步骤S30，设定前述半导体层的预想膜厚分布；步骤S40，基于前述半导体层的目标膜厚分布和前述预想膜厚分布，在前述平坦化装置中设定目标蚀刻量分布；以及平坦化步骤S50，基于前述目标蚀刻量分布，对前述半导体层的整面进行局部干式蚀刻加工。

Manufacturing Method of Semiconductor Wafer

【技术实现步骤摘要】
半导体晶片的制造方法
本专利技术涉及半导体晶片的制造方法，特别涉及在作为支承基板的硅晶片表面上隔着绝缘膜而形成了半导体层的SOI(SilicononInsulator，硅在绝缘体上)晶片的制造方法。
技术介绍
作为半导体晶片，已知由单晶硅形成的硅晶片和由GaAs等化合物半导体形成的块体的晶片(以下有时也称为“块体晶片”)。还已知使用CVD法等而在这样的块体晶片的表面上形成了外延层的外延晶片。进一步已知在块体晶片表面上设置SiO2层等绝缘膜，并隔着该绝缘膜而形成作为半导体器件形成区域的半导体层(也称为活性层)的半导体晶片。根据要形成的半导体器件而分别使用这些具备各种结构的晶片。特别是近年来，高集成CMOS元件、高耐压元件、以及在图像传感器领域中具有SOI(SilicononInsulator，硅在绝缘体上)结构的SOI晶片受到关注。该SOI晶片具有在支承基板上依次形成有氧化硅(SiO2)等绝缘膜、和用作器件活性层的单晶硅层等半导体层的结构。块体的硅基板中，在元件与基板之间可能产生的杂散电容较大，但SOI晶片由于大幅减少了杂散电容，因此能够实现器件的高速化、高耐压化、低功耗化等。制造这样的SOI晶片的代表性方法之一有贴合法。该贴合法中，在用于支承基板的晶片和用于活性层的晶片中的至少一者上形成绝缘膜，接着，将这些晶片隔着绝缘膜贴合后，在1200℃左右的高温下实施热处理。继而，对用于活性层的晶片进行磨削研磨等而薄膜化，制成期望膜厚的活性层，由此得到SOI晶片。在此，为了对贴合后的用于活性层的晶片进行薄膜化从而制成具备期望的膜厚和膜厚均匀性的活性层，除了前述磨削研磨之外，有时也组合使用等离子体蚀刻等局部干式蚀刻。例如，专利文献1中，公开了贴合SOI基板的制造方法，其具备：对贴合后的用于活性层的晶片的表面进行研磨的研磨步骤、测定该研磨后的活性层的全部区域的厚度的晶片厚度测定步骤、和基于所得厚度数据而对研磨后的活性层进行等离子体蚀刻的等离子体蚀刻步骤。专利文献1中，根据厚度数据，调整等离子体蚀刻装置的等离子体发生电极位置的移动速度，由此实现高膜厚均匀性。现有技术文献专利文献专利文献1：日本特开2004-235478号公报。
技术实现思路
专利技术所要解决的课题以下，如专利文献1中记载的技术那样，在通过局部干式蚀刻对半导体层的整面进行平坦化之前，测定该半导体层的全部区域的厚度，基于其测定结果而在面内各处调整局部干式蚀刻的蚀刻量从而提高膜厚均匀性、进行平坦化加工，将上述方法称为“面内蚀刻量调整平坦化加工法”。通过面内蚀刻量调整平坦化加工法，对半导体层的整面实施局部干式蚀刻后的半导体层的膜厚均匀性能够得到相当程度的改善。实际上，通过经过根据专利文献1所述的等离子体蚀刻，能够使活性层的膜厚公差为±0.3μm以内。然而，伴随近年来半导体器件的微细化，作为局部干式蚀刻后的半导体层的膜厚公差所要求的水平变得日益严格，预期要求±0.10μm以内、进一步±0.05μm以内的膜厚公差。因此，为了进一步改善局部干式蚀刻后的半导体层的膜厚公差，希望建立能够进一步提高局部干式蚀刻后的阶段中的膜厚均匀性的技术。因此，鉴于上述课题，本专利技术的目的在于提供使用局部干式蚀刻法实施平坦化的半导体晶片的制造方法，其能够提高平坦化后的半导体层的膜厚均匀性。用于解决问题的手段本专利技术人为了解决上述各问题而进行了深入研究。如前述那样，为了得到SOI晶片而使用面内蚀刻量调整平坦化加工法时，测定SOI晶片的活性层的全部区域的厚度，基于所得厚度数据，通过等离子体蚀刻对活性层进行局部干式蚀刻。理论上，认为通过面内蚀刻量调整平坦化加工法可得到充分的面内均匀性，但考虑到实际的加工后的膜厚分布可以，认为在局部干式蚀刻后发生加工不均。本专利技术人进行了研究，结果在本文中新发现的是，如果进行面内蚀刻量调整平坦化加工法，则装置的加工倾向会随时间发生变化，进而在进行装置的资材更换时加工倾向也会发生变化。该面内蚀刻量调整平坦化加工法中的局部干式蚀刻中，在不使加工对象的晶片旋转的情况下，使喷嘴沿着X轴方向和Y轴方向移动，从而进行等离子体蚀刻(参照图1A)。具体而言，如图1A所示那样，沿着Y方向进行加工，以规定间距沿着X方向移动，进一步在Y方向上进行加工，反复进行上述操作。因此，即使存在装置特有的加工不均，也不会形成同心圆状的不均。此外，实际观察的加工不均有时也为局部性的，因此即使确认测定结果，也难以判断是因装置而引起的不均，还是因晶片而引起的不均。此外，即使不均能够被确定为是等离子体蚀刻装置所引起的，也确认到在等离子体蚀刻后即使研磨晶片(应予说明，研磨时晶片在旋转的同时被研磨)也无法修正。参照图1A的同时，在下文中定义本说明书中的X轴(X方向)和Y轴(Y方向)。本说明书中，Y轴是与从晶片的刻痕或定向平面起朝向晶片中心的方向平行的方向，X轴与Y轴垂直。在此，本专利技术人为了进一步探明这样的随时间发生的变化和资材更换时加工倾向变化的原因，调查了与面内蚀刻量调整平坦化加工法不同的、不管厚度数据如何而对活性层的整面以等量进行局部干式蚀刻时的蚀刻量分布。为了像这样以等量对活性层的整面进行局部干式蚀刻，将局部干式蚀刻装置的蚀刻速率设为恒定，同时对扫描SOI晶片的样品台以等速进行扫描即可，因此以下也称为“等速加工”。图1B中，示出了以规定时间使用局部干式蚀刻加工机进行等速加工时的X轴方向和Y轴方向的蚀刻量的截面数据。应予说明，图1B中，将晶片的刻痕一并图示，以下也同样如此。此外，图1C中，示出从图1B起经过半年后，使用相同的局部干式蚀刻装置进行等速加工时的X轴方向和Y轴方向的蚀刻量的截面数据。进一步，图1D中，示出对相同的局部干式蚀刻装置进行部件更换(具体而言为放电管和放电用的喷嘴)后，进行等速加工时的X轴方向和Y轴方向的蚀刻量的截面数据。根据图1B能够确认，通过等速加工，除了晶片边缘部之外，X轴方向和Y轴方向均得到了大致均匀的蚀刻量。另一方面，根据图1C能够确认，在Y轴方向上得到了大致均匀的蚀刻量，与此相对，在X轴方向上尽管为等速加工，但在加工前半段蚀刻量少，在加工后半段蚀刻量多(即蚀刻量逐渐增加)。此外，根据图1D能够确认，在Y轴方向上得到了大致均匀的蚀刻量，与此相对，在X轴方向上尽管为等速加工，但在加工前半段蚀刻量多，在加工后半段蚀刻量少(即，蚀刻量逐渐减少)。应予说明，关于图1B，严格而言在加工后半段蚀刻量减少，因此相当于逐渐减少。本专利技术人基于图1B~图1D的结果，确认到如果持续使用相同的局部干式蚀刻加工机、或者进行部件更换，则即使进行等速加工，加工倾向也发生变化。此外，图2是表示使用上述局部干式蚀刻加工机通过面内蚀刻量调整平坦化加工法进行了平坦化加工后的膜厚分布的一例的图。如图2所示那样，还表明在晶片周缘部的周向部分区域内，有时形成膜厚为0.1μm~0.2μm左右、且局部地高的部分(换言之，该区域中蚀刻量少)。像这样，如果使用局部干式蚀刻装置进行面内蚀刻量调整平坦化加工法，则由于局部干式蚀刻加工机的经年变化、部件更换的时机，在面内无法避免地产生加工量(蚀刻量)的不均。因此，本专利技术人为了将该加工量的不均抵消，想到通过把握局部干式蚀刻装置的加工倾向，并设定考虑了该加工倾向、和加工对象的活性层的膜厚分布本文档来自技高网...

【技术保护点】
1.半导体晶片的制造方法，其包括：半导体层形成步骤，在用于支承基板的半导体晶片的单面侧上形成半导体层；以及平坦化步骤，通过局部干式蚀刻法对前述半导体层的整面进行平坦化加工，该制造方法的特征在于，包括：加工倾向获取步骤，求出使用局部干式蚀刻法的平坦化装置的加工倾向；加工前膜厚分布测定步骤，测定前述半导体层的平坦化加工前的膜厚分布；预想膜厚分布设定步骤，基于前述加工倾向和前述加工前膜厚分布，设定前述半导体层的预想膜厚分布；目标蚀刻量分布设定步骤，基于平坦化加工后的前述半导体层的目标膜厚分布和前述预想膜厚分布而在前述平坦化装置中设定目标蚀刻量分布；和平坦化步骤，基于前述设定的前述目标蚀刻量分布，通过前述平坦化装置对前述半导体层的整面进行局部干式蚀刻加工。

【技术特征摘要】
2017.12.19 JP 2017-2422861.半导体晶片的制造方法，其包括：半导体层形成步骤，在用于支承基板的半导体晶片的单面侧上形成半导体层；以及平坦化步骤，通过局部干式蚀刻法对前述半导体层的整面进行平坦化加工，该制造方法的特征在于，包括：加工倾向获取步骤，求出使用局部干式蚀刻法的平坦化装置的加工倾向；加工前膜厚分布测定步骤，测定前述半导体层的平坦化加工前的膜厚分布；预想膜厚分布设定步骤，基于前述加工倾向和前述加工前膜厚分布，设定前述半导体层的预想膜厚分布；目标蚀刻量分布设定步骤，基于平坦化加工后的前述半导体层的目标膜厚分布和前述预想膜厚分布而在前述平坦化装置中设定目标蚀刻...

【专利技术属性】
技术研发人员：冈部秀光，
申请(专利权)人：胜高股份有限公司，
类型：发明
国别省市：日本,JP